![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
fpga
文章平均质量分 82
王天羽同学
这个作者很懒,什么都没留下…
展开
-
Vivado2019.2集成开发环境设计全流程【附测试源码】
Vivado2019.2集成开发环境设计流程环境:Ubuntun16.04+Vivado2019.2写在开始Vivado基本设计流程,包括创建新设计工程、创建并添加一个新的设计文件、RTL详细描述和分析(RTL Analysis)、设计综合分析(Synthesis)、设计行为级仿真(Run Behavioral Simulation)、创建实现约束文件XDC、设计实现分(Implementation)析、设计时序仿真(Run Post-Implementatio Timing Simulation)、原创 2021-05-17 23:44:38 · 1431 阅读 · 0 评论 -
[vivado2019.2+verilog]同步复位和异步复位tb仿真及源码
[vivado2019.2+verilog]同步复位和异步复位tb仿真及源码一、sync_reset1.新建项目2.Add Design Sources 文件 也可以之后就是一路ok,finsh就行了。个人习惯在设计文件名后面加上“_top”。接着就可以在右侧编写verilog程序了,下面展示一些 内联代码片。`timescale 1ns / 1ps////////////////////////////////////////////////////////////////////原创 2021-04-19 23:03:05 · 2379 阅读 · 0 评论