1.CAD(计算机辅助设计)
• 简单的小电路,可以采用门电路进行综合;
• 对于复杂系统的逻辑电路,要用到CAD工具进行自动
综合.
• CAD系统:设计输入、逻辑综合及优化、仿真与物
理实现;
• Altera公司提供的QuartusII;
• Xilinx公司的提供的Vivado&ISE工具
2.设计输入:
2.1原理图输入
• CAD提供了一系列元件库;
• 提供层次化设计;
• 对复杂电路,该法繁琐;
2.2硬件描述语言输入
• 常用两种语言:VHDL(V-超高速IC)与Verilog HDL;
• 可层次化设计,通用性强,适合于复杂逻辑电路设计。
3.综合:
由输入生成逻辑电路的过程
• 网表生成:检查Verilog代码语法,给出错误报告。生成一个电路网表,网表采用逻辑表达式描述电路;
• 门级优化:将用户的设计自动转换成一个等价或更优电路;
• 工艺映射:决定网表中的每一个元件如何在FPGA的可用资源中实现。
4.功能仿真:
• 验证电路是否达到预期功能
• 自带功能仿真器,并假设电路没有延迟,评估基本功能;
• 用户定义仿真过程所需的输入变量逻辑值,仿真器一般以时序图的形式给出相应输出;
• 用户检查时序图,判断电路是否按照既定要求工作。
5.物理设计和时序仿真:
•在目标芯片中精确实现所设计的综合网表
•布局:为工艺映射网表中每一个逻辑模块在目标芯片上选择合适的位置;
•布线:将放置在芯片中的模块用线连接起来;
•时序分析:计算所有模块和走线的延迟,产生一系列表格以量化电路性能。并用来确定生成的电路是否满足指标中的时序要求;