CH8571 沁恒微 RISC-V EC 用芯片实验 （一）参考手册 第一章 接脚描述

已于 2023-10-22 16:48:33 修改
阅读量461 收藏
点赞数
文章标签： risc-v
于 2023-10-22 16:46:19 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45889834/article/details/133971326
版权

CH8571 沁恒微 RISC-V EC 用芯片实验 （一）参考手册 第一章 接脚描述

源起

https://www.wch.cn/about_us.html
前些日子南京沁恒微 介绍了一颗可只用在 EC 的芯片 CH8571 ,是使用 RISC-V 架构的 MCU 内核。由于本公司致力国产化的电脑产品，也希望有机会合作开发，以取代现有的 EC芯片。
CH8571 非常新，也没有查到网上有太多的文章探讨，原厂的规格书也无法像市场领先产品那么完整，所以借用这个论坛和发烧友探讨，研究。
以下资料都是来自 CH8571的参考手册。

基础规格

##概述
CH8571是一款基于RISC-V内核的高性能嵌入式控制器，可以满足笔记本电脑等移动设备的系统应用功能需求。它主要由RISC-V2A核心逻辑控制器和各种外设组成，提供与系统主机通信的eSPI和LPC接口，键盘控制器和键盘矩阵扫描，用于硬件监控的ADC和PWM，SMBus接口，ACPI相关的电源管理和唤醒控制。

Features 芯片特性

CH8571 包含以下特性

RISC-V嵌入式控制器

  • 青稞RISC-V2A核心
  • RV32EC指令集架构
  • 可编程时钟频率以获得最佳性能（内核时钟高达64MHz）
  • 14K SRAM

eSPI Interface接口

  • 可与eSPI规范修订版1.0兼容
  • 支持外设通道
  • 支持 OOB 消息通道
  • 支持虚拟线路通道
  • 支持MAFS/SAFS的闪存接入通道
  • 支持 20MHz 至 66MHz

LPC接口

  • 可与 LPC 规范修订版 1.1 兼容
  • 支持 I/O 和内存周期解码
  • 支持序列化 IRQ
  • 支持 19.2MHz 至 33MHz
  • 支持1.8V/3.3V电平

嵌入式闪存

  • 256kB/512kB嵌入式闪存
  • 超过 100， 000 次擦除/编程周期

EC时钟源

  • 内置时钟发生器，无需外部晶体振荡器

SMBus Interface 接口

  • 兼容SMBus规范2.0
  • 6 SMBus通道
  • 支持 6 个 SMBus 主站
  • 支持 3 个 SMBus 从站

系统唤醒控制

  • 可配置的主机相关唤醒事件源
  • SMI#/PWREQ#

EC唤醒控制

  • 支持内部/外部唤醒事件

中断控制器

  • 固定优先级
  • 支持可配置的中断源

最低0.47元/天 解锁文章
READ LEE
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
CH32V003国产青稞32位RISC-V2A内核低成本MCU单片机
Zhou13682545343的博客
10-12 5277
CH32V003系列采用青稞32位RISC-V内核，支持RV32EC指令集，是一款宽电压工作范围（2.7至5.5V）的MCU。具有快速可编程中断控制器和硬件中断堆栈。系统主频可达48MHz，支持2级中断嵌套；嵌入16KB Flash和2KB SRAM；集成USART、I2C和SPI等多种通讯接口；内置1组可连接ADC和TIM2的运放/比较器；支持睡眠和待机2种低功耗模式；采用单线调试接口，减少了I/O口的占用。其内部中将内核、仲裁单元、DMA 模块、SRAM 存储等部分通过多组总线实现交互，满足低成本低功耗
终于有人把RISC-V讲明白了
huangbinvip的专栏
05-27 6834
0 RISC-V和其他开放架构有何不同 如果仅从“免费”或“开放”这两点来评判，RISC-V架构并不是第一个做到免费或开放的处理器架构。 在开始之前，我们先通过论述几个具有代表性的开放架构，来分析RISC-V架构的不同之处以及为什么其他开放架构没能取得足够的成功。 0.1 平民英雄——OpenRISC OpenRISC是OpenCores组织提供的基于GPL协议的开放源代码RISC处理器。 OpenRISC具有以下特点： 采用免费开放的32/64位 RISC架构。 用Verilog HDL（硬件描述
RISC-V指令集架构------RV32C压缩指令集
qq_38798111的博客
03-24 4269
RV32C是RISC-V架构中的一种指令集，其设计目标是提供高效的指令压缩技术，同时保持RISC-V架构的简洁和灵活性。它是RISC-V架构中的一个重要的扩展，为嵌入式系统和低功耗设备提供了方便和支持。基于32位寄存器的RISC-V架构，同时增加了压缩指令集（C），可以将32位指令压缩为16位或更短的指令，从而减少指令存储和传输的开销，提高指令的缓存效率，同时降低功耗和成本。
解剖RISC-V架构（一）
铁头小哥的博客
12-29 1万+
解剖RISC-V架构（一） CPU基本知识介绍： 请注意区分“处理器”和“处理器核”，以及“CPU”和“Core”的概念。 “处理器核”和“Core”是指处理器内部最核心的部分，是真正的处理器内核。 “处理器”和“CPU”往往是一个完整的 SoC，包含了处理器内核和其他的设备或者存储器。 在现实中大多数文章往往不会严格地遵循两者的差别，时常混用。 CPU 的灵魂 — 指令集架构（Instruction Set Architecture，ISA）。指令集，顾名思义是一组指令的集合，而指令是指处理器进行操作
RISC-V架构与蜂鸟E200
qq_42903635的博客
07-28 850
本文用于记录与学习，参考1.《手把手教你设计CPU.RISC-V处理器》（胡振波）2. b站up主“芯来科技”相关教程3. b站up主“Rong晔”相关教程如有侵权，联系删除。
RISC-V中文手册.pdf
10-22
5.第一章：本章节是RISC-V中文手册的主要内容，包括了RISC-V的基本概念、设计理念、指令集架构、实现方法等方面的内容。 * 导言：本节介绍了RISC-V的基本概念和设计理念，包括模块化、增量型ISA、ISA设计101等方面...
RISC-V 指令集手册
最新发布
03-16
RISC-V 指令集手册 卷1：用户级指令集体系结构（User-Level ISA） 2.1 版 中文版 附：下载链接 https://knowledge.fpga-china.com/uploads/20210930/101f15469f946e18d34a9f97664f1f7b.pdf
RISC-V官方手册和相关资料（特权架构 & 非特权架构 & 中文资料）
01-20
3. **RISC-V-Reader-Chinese-v2p1.pdf**：这是一份中文版的RISC-V手册，提供了对RISC-V架构的详细解释，对于中文读者来说，这是一个非常有价值的资源。它帮助理解和应用RISC-V指令集，包括基础指令、浮点运算、向量...
RISC-V手册-中文版.rar_Risc v 手册_risc_risc v_risc-v中文手册_risc_v
09-24
《RISC-V手册-中文版》是一份详细阐述RISC-V架构的中文参考资料，对于理解和应用RISC-V指令集架构（ISA）具有重要的指导意义。RISC-V是一种开放源码的指令集，由加州大学伯克利分校的研究团队于2010年发起，旨在提供...
RISC-V资料集合(RISC-V-Reader-Chinese-v2p1).rar
10-14
RISC-V（Reduced Instruction Set Computer - 第五版）是一种开放源码的指令集架构（ISA），由加州大学伯克利分校的研究团队于2010年推出。它旨在简化处理器设计，提高效率并降低制造成本，同时也为硬件创新者提供了...
ANT32RV56XX数据手册_V1.001
08-04
系统简介该系列产品集成了 RISC-V 内核、RV32EC 指令架构，内建私有中断控制器。主要有并行 I/O 口（支持普通输入、上下拉输入、推挽输出、开漏输出、
真正的RISC-V开发板——VEGA织女星开发板开箱评测
whik1194的博客
06-22 6257
前言 由于最近ARM公司要求员工“停止所有与华为及其子公司正在生效的合约、支持及未决约定”，即暂停与华为的相关合作，大家纷纷把注意力投向了另一个的处理器架构RISC-V，它是基于精简指令集(RISC)的一个开源指令集架构。相比于其他指令集，“RISC-V 指令集可以自由地用于任何目的，允许任何人设计、制造和销售 RISC-V 芯片和软件”，正是由于这种开放性，于2015年成立的RISC-V基金会...
RV32汇编基础
SuperiorEE的博客
08-20 1788
*函数调用不保留寄存器：**可能会被调用函数更改的寄存器，有参数与返回值寄存器a0-a7,返回地址寄存器ra,临时寄存器t0-t6。s0-s11，对应编号x8-x9和x18-x27的寄存器用来作为保存寄存器，保存原来进程中的关键数据避免在函数调用过程中被破坏,也用于保存函数中的值。a0-a7,即x10-x17寄存器，用来向调用函数传递参数，a0，a1寄存器常常用于传递返回值。栈LIFO也是存储系统的一部分，需要一个指向它的寄存器来保存它的基地址。个寄存器，容量只有128B，x0~x31，其中。
E203基本整数指令集（RV32I）简介
weixin_55649036的博客
11-13 503
假设只支持机器模式，MPP 的值永远为 11。由于在进入异常时，MPIE 的值曾经被更新为 MIE 的值（MIE 的值则更新为 0 以全局关闭中断），因此通过这个机制则意味着 mret 指令执行后处理器的 MIE 值被更新回了之前的值（假设之前的 MIE 值为 1，则意味着中断被重新全局打开）。由于在之前进入异常时，mepc 寄存器被同时更新以反映当时遇到异常的指令的 PC，因此通过这个机制则意味着 mret 指令执行后处理器回到了当时遇到异常的指令的 PC 地址，从而可以继续执行之前被中止的程序流。
RISC-V架构生态及相关学习记录
weixin_47983247的博客
06-10 660
RISC-V架构生态及相关学习记录
RV32C指令集
weixin_34387468的博客
10-31 803
Risc-V支持16位压缩格式，压缩格式立即数位数更少，能使用的寄存器也比较少，有些指令只能用常用8个整数寄存器（x8-x15）或者(f8-f15)。每个RVC指令都有对应的32位指令，下表列出所有的RV32C指令。 指令分组 Fmt 16位指令 对应32位指令 机器码 stack-point based loads and stores,这些指令可以使用所有的...
大道至简——RISC-V架构之魂（上）
热门推荐
zoomdy's blog
03-16 6万+
本文为《RISC-V CPU设计》专栏和《RISC-V嵌入式软件开发》专栏系列文章之一。 注：本文节选自“硅农亚历山大”所著国内第一本系统介绍CPU与RISC-V设计的中文书籍《手把手教你设计CPU：RISC-V处理器篇》（预计将于2018年3~4月上市）。 原文出处：大道至简——RISC-V架构之魂（上） “大道至简——RISC-V架构之魂”——分成上中下三篇，本文是上篇。关注...
RISC-V RV32I 基本6种指令集
q876507447的博客
04-14 1万+
RISC-V 的RV32I是最基本的指令集，包括6种。 其中最基本的是R I S U。 R type
RISC-V 实验 存储器设计实验
06-10
好的，您想了解有关 RISC-V 存储器设计实验的相关信息吗？这个实验主要是为了让学生了解 RISC-V 处理器架构中的存储器系统，并且通过实践设计一个简单的存储器模块。以下是一些实验内容和步骤： 实验内容： 1. 学习 RISC-V 处理器架构中的存储器系统。 2. 使用 Verilog HDL 设计一个简单的存储器模块。 3. 在 FPGA 开发板上进行验证和测试。 步骤： 1. 了解 RISC-V 处理器架构中的存储器系统，包括指令和数据存储器的基本原理和组成部分。 2. 设计存储器模块的接口，包括地址、数据和控制信号。 3. 使用 Verilog HDL 编写存储器模块的代码，并进行仿真。 4. 将存储器模块与其他模块进行集成，并进行综合和布局布线。 5. 在 FPGA 开发板上进行验证和测试，包括读写操作和性能测试。 希望这些信息能够帮助您了解 RISC-V 存储器设计实验。如果您还有其他问题，请随时问我。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值