reg的应用场景 always模块中被赋值的每一个信号都得是reg型initial语句中,得是reg型 wire的应用场景 input、output、inout得用wire型模块实例化时的输出得用wire型assign赋值语句指定的组合逻辑信号中得用wire型