笔试面试 浮点数定点化的量化误差问题

最新推荐文章于 2023-08-17 08:40:24 发布
最新推荐文章于 2023-08-17 08:40:24 发布
阅读量1.7k 收藏 17
点赞数
分类专栏： 数字IC笔试面试 文章标签： fpga verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45912567/article/details/108017571
版权

本文参考公众号“数字ICer”的文章推送

问题来自大疆的笔试题：
在这里插入图片描述
解析：无论小数有多少位，它的量化精度都是以5结尾的，因此量化12.918肯定不能做到真正的无损量化。根据数学上的概念，只要误差小于精度的一半，就可以认为是无损的。
对于本题：

  1. 整数部分是12，需要四位量化
  2. 如果量化位宽12位，则小数部分8位，0.918*2^8=235.008，舍去小数位得到235；235再反量化得到235/256=0.00003125;；量化精度为1/256=0.0039,量化误差小于量化精度的一半，属于无损定点化。
  3. 如果量化位宽为11位，小数部分采用7位，则0.918*128=117.504；取整得到117，反量化得到117/128=0.9140625，量化误差为0.0039375，量化精度为0.0078125；量化误差大于量化精度的一半，因此不属于无损转化。
    故答案选D

在这里插入图片描述
该题同理，选A

icrookie
关注
  • 0
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
定点化和模型量化（二）
zcg1942的博客
05-31 683
一个问题是原有的激活函数是为分布在0~1的数据设计的，以sigmoid为例，浮点的时候要无限接近于1它才等于1，但量化数据很容易就大于1了，但从整个分布看这个值其实还处于比较低的水平。文章假设了BN-->relu这样的顺序结构，因此BN层得到的高斯分布，只有正半轴的部分保留了下来，此时不能直接使用BN的均值作为 E[x]。正如前面提到的，MobileNetV2的后量化会面临70.9% to 0.1%的准确度下降，但这篇文章不需要per channel量化，也不需要训练就可以得到接近原始精度的量化效果。
浮点数的误差
qq_41896788的博客
05-06 754
说到浮点数的误差，我们先来联想一下现实生活中的误差：假设图书馆到教学楼的距离为1000m，现在想要实地勘测，允许的误差为1m.第一次测的结果为999.8m,1000-999.8=0.2<1m,在误差范围内结果有效。第二次测的结果为998.8m,1000-998.8=1.2>1m,在误差范围外结果无效。第三次测的结果为1001.2m,1001.2-1000=1.2>1m,在误差范围...
无损定点化，fpga数据定点化误差
yan1111112的博客
05-24 2664
无损量化：量化误差小于量化精度的一半。 如：13.448 整数13，需要4位量化 小数部分一直乘2，直到第一位小数小于5，满足条件，因为第一位小数小于5就说明量化误差小于精度的一半。 量化精度位1/2^N,N位小数部分量化位数。 1、两位量化 0.448*4=1.792。 两个的量化精度为1/4=0.25; 误差为0.792/4=0.198; 0.198/0.25=0.796》0.5,所以两位量化小数不行。 2、三位量化 1.792*2= 3.584 3、四位量化 3.584*2=7.168 四个的量化精度
定点量化误差python仿真.频率响应(2)
forlsy的专栏
04-05 2276
使用python定点仿真滤波器的频率响应，并对量化误差进行了初步的讨论。
浮点数定点化
weixin_42693865的博客
02-04 2830
目录一、基本概念二、Verilog表示定点数三、浮点数定点化 一、基本概念 1、浮点数：小数点位置是不定的 2、定点数：小数点位置是固定的 二、Verilog表示定点数 FPGA的寄存器中只能表示正整数，通过定义最高位为符号位来表示有符号整数（signed）。带小数的定点数也可以通过约定小数点位置来表示。 三、浮点数定点化 以浮点乘法为例进行说明： 1、定点转换：约定小数点位置，将浮点转为定点 2、定点数相乘：对1的结果进行相乘，得到中间结果 3、结果还原：对2的结果恢复成相应格式的结果 4、量化误差与量化
深入了解浮点精度（五，小于1的浮点存储）
做你想做的人，没有时间的限制，只要愿意，什么时候都可以start。
07-29 915
上一章：深入了解浮点精度（四。严格精度的浮点运算） 我们在第二章里提到了一个观点是： 所有的浮点数都可以表示为1.xxxx *2^N，x只能表示0和1 这个观点是正确的吗？ 对于大于一 的浮点来说，完全没问题，比如4.5 = 100.1 = 1.001 * 2^2 但如果是小于1呢？ 例如：0.5 额，额，额~~ 然后就郁闷了，发现怎么着也转变不成1.xxxx *2^...
定点数与浮点数
Kuekua的专栏
09-30 1895
转载自：定点数与浮点数简介：本文主要介绍了定点数和浮点数的概念，定点数和浮点数的加减运算（比如34.6f-34.0f），最后介绍了浮点数的特殊值。I.定点数所谓定点格式，即约定机器中所有数据的小数点位置是固定不变的。通常将定点数据表示成纯小数或纯整数，为了将数表示成纯小数，通常把小数点固定在数值部分的最高位之前；而为了将数表示成纯整数，则把小数点固定在数值部分的最后面，如下图所示：图中所标示的小数点
MATLAB浮点数转定点数原码代码
04-06
"浮点数转定点数仿真结果.bmp"可能是转换过程的可视化结果，展示不同浮点数转换后的定点数表示，帮助用户直观理解转换过程。 "READ_ME.txt"通常包含了关于代码的使用说明、作者信息或者注意事项，对于理解和运行...
定点数转浮点数verilog
08-02
Verilog实现定点数到浮点数转换 本文将详细介绍使用Verilog语言实现定点数到浮点数转换的过程，并讨论相关的知识点。 一、浮点数表示 浮点数是指用二进制表示的实数，它是计算机中最常用的数表示方式。浮点数由...
IEEE 754浮点数
03-04
描述float类型数据如何存储及与char之间的转换！
labview_32位单精度浮点数转定点小数
05-28
labview_32位单精度浮点数转定点小数，亲测可用(Own use labview to build 32-bit single precision floating point decimal turn, pro-test available)
解析C++ 浮点数的格式化输出
09-05
在C++编程中，浮点数的格式化输出是一个重要的概念，它允许程序员精确控制浮点数在控制台或文件中的显示方式。本篇文章将深入探讨C++中用于格式化浮点数输出的方法。 首先，C++标准库提供了一些操纵流（如`std::...
【模型压缩】量化精度损失分析
AI知识搬运工
02-16 5273
1, 如何进行模型量化？ 按照量化阶段的不同，一般将量化分为 quantization aware training(QAT) 和 post-training quantization(PTQ)。QAT 需要在训练阶段就对量化误差进行建模，这种方法一般能够获得较低的精度损失。PTQ 直接对普通训练后的模型进行量化，过程简单，不需要在训练阶段考虑量化问题，因此，在实际的生产环境中对部署人员的要求也较低，但是在精度上一般要稍微逊色于 QAT。本文介绍的主要方法也是针对 PTQ 。关于 QAT 的内容，因为..
关于浮点数的原理，误差，以及你想知道的一切
最新发布
m0_73915763的博客
08-17 1053
，而不是每个十进制小数都能一一对应的找到二进制小数的。像网络游戏的帧同步方案，对平台的之间的误差会造成玩家之间的不同步，常用的最直接的做法就是，运算层面做一层封装，禁用浮点数，用定点数之类的代替。个人觉得，NaN的弊病，在于没听说过NaN规则的同学，会觉得反直觉，没有crush，但是却在其他地方产生的表现不一样的bug， 比如用==， >之类的符号。但未必是这样的，这要看编程语言的时候，有的编程语言是能继续正常运行的，因为IEEE规定了NaN来表示所有没有意义的数，可以看做“浮点数的Null”
FPGA中浮点数的定点化处理技术及高斯模板定点化处理方法
H19981118的博客
04-27 3663
定点化处理
通俗易懂的讲解一下量化操作（深度学习模型定点化）
u011283536的博客
06-24 2843
量化，定点化
浮点数的定点化
limanjihe的专栏
09-04 4925
定点化、浮点数
verilog 浮点数转定点数_FPGA浮点数定点化
05-17
在 FPGA 中，通常使用定点数进行数值计算，因为定点数可以更高效地实现。如果需要对浮点数进行计算，需要将浮点数转换为定点数。下面是一种简单的方法来将浮点数转换为定点数。 假设我们要将一个浮点数 x 转换为定点数 Q，其中 Q 有 n 位整数部分和 m 位小数部分，总共有 n+m 位。则可以按照以下步骤进行转换： 1. 将浮点数 x 乘以 2^(m)，得到一个整数 y。 2. 将整数 y 左移 n 位，得到一个 n+m 位的整数 z。 3. 将整数 z 再除以 2^(m)，得到定点数 Q。 这个方法的原理是将浮点数的小数部分转换为整数部分，然后将整数部分左移 n 位，再将小数部分除以 2^(m)，得到定点数的小数部分。 在 Verilog 中，可以使用 shift 和 divide 操作来实现这个方法。以下是一个示例代码： ```verilog module float2fix(input [31:0] x, output reg [15:0] Q); integer y, z; always @* begin y = x * 65536; // 2^16 = 65536 z = y << 16; // shift left by 16 bits Q = z >> 16; // shift right by 16 bits end endmodule ``` 这个例子将浮点数 x 乘以 2^16，然后将整数部分左移 16 位，最后将结果右移 16 位得到定点数 Q。这个例子中，定点数 Q 有 16 位整数部分和 16 位小数部分。 需要注意的是，这个方法只是一个简单的转换方法，可能会存在精度损失。如果需要更高精度的定点数转换，可以使用更复杂的算法，例如 CORDIC 算法或者牛顿迭代法。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值