Cadence仿真PSS+PSTB之DC-DC芯片环路稳定性

开关电源芯片的loop stability 仿真可以通过Cadence/Simplis/matlab等软件实现。
PSS仿真下常常出现不收敛的问题,无法得到稳态条件仿真PSTB。
目前的解决办法有:1.仿真器和仿真条件是conservative精度的;
2. tstab的时间延长;
3. 减少电路模块,保留核心控制电路;
4. Add the number of harmonics;
若收敛出现相位裕度不是从180开始的情况, add the number of harmonics.

  • 3
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值