(十二)基于Chris老师Cadence514的Bandgap电路设计第二课：稳定性仿真、噪声仿真、启动仿真、PSRR仿真

最新推荐文章于 2025-03-10 21:28:50 发布

farjune

最新推荐文章于 2025-03-10 21:28:50 发布

阅读量1.3w

点赞数 32

分类专栏： cadence 交流瞬态仿真文章标签：学习

本文链接：https://blog.csdn.net/qq_45121415/article/details/131058127

版权

cadence 同时被 2 个专栏收录

13 篇文章

订阅专栏

交流瞬态仿真

3 篇文章

订阅专栏

系列文章目录

第一课：Bandgap工作原理及电路原理
第二课：稳定性仿真、噪声仿真、启动仿真、PSRR仿真

提示：写完文章后，目录可以自动生成，如何生成可参考右边的帮助文档

1. Stability稳定性仿真

在这里插入图片描述
添加 iprobe
调取方法：analogLib -------> iprobe器件，
使用方法：放置在放大器输出放在环路上，运放输出与负反馈之间，通过器件中的箭头标识确定接入电路的方法，箭头起点端连运放的输出端，箭头的终点端连在反馈环路的作用端。iprobe器件连入电路后相当于理想导线。在这里插入图片描述
放置运放输出因为右边为负反馈回路，左边为正反馈回路，可以同时仿真两个反馈回路完整的频率响应特性，这样才能真实反应运算放大器对于bandgap的影响

在这里插入图片描述
设置稳定仿真方法：选择stb仿真

在这里插入图片描述
添加后运行

在这里插入图片描述
结果查看

在这里插入图片描述
可以看出：相位裕度为78°（图中有错，误以为是相位交点频率，直接就是相位裕度），直流增益算是比较小的，相位裕度大概在45°~60°，才能保证一个比较好的稳定性，太小的话电路会不稳定产生震荡。
GBW为259KHz

在这里插入图片描述
调节米勒电容看电路的变化，减小电容值

在这里插入图片描述
C减小，极点频率增大，相位抬升，相位裕度减少，GWB增加一倍

在这里插入图片描述
怎么提高整体环路增益：基于gmid的理念，把长度加长可以提高增益，首先我们改变差分对的长度

在这里插入图片描述
增益变为60db发现提升不大

在这里插入图片描述
说明输入晶体管尺寸的变化对与增益来说，改变本不是很大，那么增益的限制不是处于输入晶体管沟道长度那么把所有的晶体管长度全都改变

在这里插入图片描述

在这里插入图片描述
接着调整电流镜

在这里插入图片描述
调整后重新跑，发现增益还是没有什么变化，因为我们仿真的增益是一个闭环增益，而不是开环增益，所以我们要去优化晶体管的尺寸，我们要从噪声方面使他降低，提高环路带宽，使我们的高频的电源抑制比高

在这里插入图片描述

2. 噪声仿真分析

噪声仿真，选择 noise仿真，
电路无输入噪声，输出噪声选择电压，正输出噪声节点选择VBG，负输出噪声节点选择地

在这里插入图片描述
运行后查看结果

发现低频率出噪声电压很高

在这里插入图片描述
获取噪声来源

在这里插入图片描述
spot noise 一个频率点的噪声 integrated noise 一个积分范围的噪声

在这里插入图片描述
发现90%的噪声来自尾电流源1/f噪声，如何减少呢？1/f噪声与WL 成反比，增大L可以减少，但是要维持电流不变则W也要增加

在这里插入图片描述
增大长度

在这里插入图片描述
重新仿真，发现在低频噪声有了很大的改善

在这里插入图片描述

在这里插入图片描述
现在噪声基本来源于电流噪声，我们去增加运放电流去减少噪声，我们尝试把电流放大一倍看怎么样。

在这里插入图片描述
在高频时候稍微有点降低，但是不够显著

在这里插入图片描述

3. 启动仿真分析

&emsp**;启动过程：从0电压到电源电压的一个启动过程**
现将电源电压设计为阶跃信号vpluse，上升时间为20u，延迟时间为100n，直流为VDD

在这里插入图片描述
设置瞬态仿真

在这里插入图片描述
查看结果
先看电源电压上升的过程， Bandgap电压在慢慢上升，然后到M0时候，产生一个阶跃，阶跃点使得启动电路关闭

在这里插入图片描述

在这里插入图片描述
A点随着电源电压的上升而上升
B点电压先是跟随电源的电压变化，当Bandgap电压大概400mv使得反相器nmos管导通反相器就会翻转，B点电压下拉为0
运放输出栅极电位和电源电压有一段是差值为恒定值，是因为栅极没有受控制了后与VDD形成源随器关系
黄色线为电源电压变化