VIVADO报错：[opt31-67]之MIG ip核综合失败

已于 2023-06-18 10:25:19 修改
阅读量3.4k 收藏 19
点赞数 4
文章标签： fpga开发
于 2022-11-16 20:22:30 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Akajokers/article/details/127891741
版权

VIVADO报错：[opt31-67]之MIG ip核综合失败

参考内容

博客1：添加IP核的方法错误
博客2: 模块例化时有输入端口未连接

报错原因

平时我们我们正常生成ip核的操是如下的，这下的结果就会导致最终报错。报错结果如下
[Opt 31-67] Problem: A LUT5 cell in the design is missing a connection on input pin I0,… The LUT cell nameis:u_mig_7series_0/u_mig_7series_0_mig/u_memc_ui_top_std/mem_intfc0/mc0/rank_mach0/rank_common0/sr_cntrl.sre_request_logic.sre_request_r_i_1.
根据上面参考博客2的方法发现是app_ref_req有问题，但这个信号并没有和顶层的app_ref_req这个信号连接。所以在顶层连不连都没用

app_ref_req官方解释：用于ddr充电刷新的一个信号。MIG ip核会自动刷新ddr的，所以只有关闭了自动刷新这个信号才会有效，至于怎么关我也没找到。
在这里插入图片描述

解决办法

操作如下，在添加mig ip最后一步generate output products时改为global
附implemention成功图
在这里插入图片描述

2023.6.18更新MIG新遇到的bug

这个bug是vivado2019特有的，
在进行MIG ip设置的时钟，会进入到Memory Options C0…（最上面一行可看到），这个界面中的input clock period 设置的是200Mhz（这是来自我们调用pll生成的时钟），当产生输出后，再次进入到MIG ip设置界面，却发现这点被自动改成400或500Mhz。解决办法，用其它版本的没问题。当然用2019升级老版本的mig也是没有问题的（前提是升级后别去修改mig的设置参数）

guaguayee
关注
  • 4
    点赞
  • 踩
  • 19
    收藏
    觉得还不错? 一键收藏
  • 6
    评论
[Opt 31-67] Problem
timeless_2014的博客
11-20 7214
使用自定义IP(axi4接口) 运行时一直报这个错误： [Opt 31-67] Problem: A LUT2cell in the design is missing a connection on input pin I0, which is used by the LUT  equation.  原因：上游IP或模块的输出没有驱动导致。 （或者：输出信号定义错误，或少定
ug896-vivado-ip ug896-vivado-ip
11-02
总之，UG896-vivado-ip是Vivado用户不可或缺的参考资料，它提供了全面的指导，帮助工程师们有效地利用IP资源进行FPGA设计，从而提高开发效率和设计质量。通过遵循这份指南，用户可以更熟练地驾驭Vivado工具，实现...
Vivado编译报错解决合集
Sakurahh的博客
06-12 1537
报错问题1：
关于解决Vivado综合报错，但没有出现错误信息的解决方式
最新发布
renjie________的博客
06-07 719
该项目出问题的时候，我的Generate的方式是Global的方式，于是我重新选择了Out of contest per IP的方式Generate，随后进行综合，发现综合通过了，然后我又重新选回了Global的方式Generate，因为有些地方我要看ILA，所以必须要选择Global的方式，发现问题解决了，项目可以正常综合了。希望我的这篇文章能帮助到大家！
Vivado报错：[Opt 31-67] Problem: A LUT6 cell in the design is missing a connection on input pin I5
qq_42025108的博客
05-10 1万+
一、报错原文展示 具体报错内容如下： [Opt 31-67] Problem: A LUT6 cell in the design is missing a connection on input pin I5, which is used by the LUT equation. This pin has either been left unconnected in the design or the connection was removed due to the trimming of unuse
（1）VIVADO报错：采用两片DDR3时，[opt31-67]之MIG ip核，synthesis综合失败
m0_65207454的博客
05-16 1053
FPGA例化一个MIG核，控制两片ddr3芯片时（采用两片256M内存的DDR3扩充为512M的内存），综合错误，提示MIG核内部存在没有连接的端口，检查后发现该端口已经连接。采用两片内存256M的DDR3，扩充为内存为512M的DDR3，FPGA例化一个MIG核，控制两片ddr3芯片。提示： mig例化时，最后一步，选择全局综合（Global），例化即可成功。FPGA型号：xc7z020clg-484-1；DDR3型号：MT41K128M16-107；提示：具体啥原因，那位大神知道，还请告诉我一下。
Vivado ip核综合失败，且无任何报错
不懂装懂的专栏
10-19 2429
vivado /综合失败
Vivado IP报[Opt 31-67] 错误问题解决方法
SanJuanOut的博客
02-25 3942
在使用FFT IP时出现的问题，vivado报错
ug1118-vivado-creating-packaging-custom-ip.pdf
05-19
ug1118-vivado-creating-packaging-custom-ip.pdf，官方文档
92-Vivado DDR3 IP核设计.7z
04-29
在这个“92-Vivado DDR3 IP核设计.7z”压缩包中，我们可以推测包含了一个Vivado工程，该工程专注于使用DDR3 IP核进行设计。IP核（Intellectual Property Core）是预先设计好的功能模块，可以被开发者直接复用，大大...
ug902-vivado-high-level-synthesis（中文）.pdf
08-09
ug902-vivado-high-level-synthesis（中文）、HLS学习必备开发文档
Vivado 报错 [Opt 31-67] Problem: A LUT2cell in the design is missing a connection on input pin I0
hb_wxz的博客
12-12 2万+
问题描述： 工程综合成功完成： 在布线的时候报错 [Opt 31-67] Problem: A LUT2cell in the design is missing a connection on input pin I0. 根据报错信息，我以为错误原因是对于I/O I0没有正确地绑定管脚。但是查看了xdc文件后发现并没有使用I0这个端口。 解决方法： 造成这个错误的原因是：你的某一个模块的一个I...
[Opt 31-67] Problem axi_interconnect RTL报错
xiao_yao_ke的博客
09-10 2177
[Opt 31-67] Problem: A LUT2 cell in the design is missing a connection on input pin I0, which is used by the LUT equation. This pin has either been left unconnected in the design or the connection was...
Vivado编译报错：[Opt 31-67] Problem: A LUT3 cell in the design is missing a connection on input pin I2
qq_43054364的博客
11-22 2973
Vivado编译报错：[Opt 31-67] Problem: A LUT3 cell in the design is missing a connection on input pin I2
【XILINX】关于VIVADO报[Opt 31-67] Problem: *cell in the design is missing a connection on input pin的解决方法
sqqwm的专栏
01-18 1905
【XILINX】关于VIVADO报[Opt 31-67] Problem: *cell in the design is missing a connection on input pin的解决方法
[Opt 31-67] Problem: A LUT6 cell in the design is missing a connection on input pin I1, which is use
Kevin
09-22 1079
[Opt 31-67] Problem: A LUT6 cell in the design is missing a connection on input pin I1, which is used by the LUT equation. This pin has either been left unconnected in the design or the connection was removed due to the trimming of unused logic. The LUT ce
vivado布线出错opt 31 - 67(opt 31 - 155)
aria啵啵啵的博客
02-22 692
我通过功能（有点玄学得味道了）联想到它能到得双向io得位置，然后在代码中发现我送回给双向io得大位宽数据信号有高位部分是没有赋值得（代码中仅对低位数据进行了赋值得，因而一般高位为不确定状态），出于规范性得出发点，我将高位全部置零，然后error就消失了，因此反推应该是高位数据这里将信号阻断了导致布线无法找到数据源。
用vivado 2018.3 生成MIG IP核时的报错解决方法（user文件夹下中文用户名的问题）。
qq_45248833的博客
08-08 1534
ERROR: [Common 17-39] 'set_property' failed due to earlier errors. [IP_Flow 19-3460] Validation failed on parameter'XML_INPUT_FILE(XML_INPUT_FILE)'for Specified PRJ file does not exist 'mig_a.prj'. IP 'axi_ddr' [Common 17-17] undo 'set_property -dict.
Xilinx VIVADO中DDR3 IP核的使用（1）
热门推荐
zhangningning1996的博客
02-28 2万+
ISE 中mig IP的调用与仿真环境的搭建项目简介简述MIG IP建立的步骤MIG自带示例工程的搭建MIG 仿真环境的搭建MIG 仿真测试模块的代码MIG 仿真现象结束语 项目简介简述 学完了ISE软件对应MIG的使用，接下来我们学习vivado软件对应MIG的使用，因为两个软件对应MIG的使用并不相同，vivado软件的MIG留给用户的接口比较底层，并没有ISE的那么简单易用。所以接下来的文章...
vivado报错labtools 27-3428
04-10
但是，根据这个报错信息推断，可能是Vivado软件在使用labtools时出现了错误。建议检查Vivado版本及其配置是否正确，并尝试重新启动软件或重新安装。如若问题仍然存在，可以查看Vivado的文档或向Xilinx官方技术支持...
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值