RING总线（环形总线）Intel大小核的由来

想到Intel处理器，无一例外大家想到的就是现在的它具有大小核的结构，也就是性能核和效能核。这种结构的由来是由RING总线布局结构而诞生。ring总线（环形总线），这个名字经常出现在讨论普通消费级处理器的时候，尤其是讨论到Intel处理器。本文章对RING总线做一个基础的科普，让大家认识Intel大小核心相关信息时候，能够很快跟得上节奏。

总线结构简化图

以上为简化结构图

以上这些圆球代表处理器的每个核心，每个核心相互彼此连接，这个图有八个球，那么可以看作是一个8个核心的ring，也就是这个处理器有8个核心，是ring总线结构。

如果将图进一步深化，那么图就会变成

环形总线深化图（本人辛苦制作）

闭环由一个变成两个，一个顺时针，一个逆时针，用来彼此通信

环内的L3正是我们所谓的三级缓存

这种结构有显著的优势，那就是核心彼此之间通信延迟极低，模块之间交互效率非常的高。

但是也有极大的坏处，那就是延迟会随着核心数量的增加，跨核心通信延迟会增高，这也导致了为何Intel在第11代处理器的i9-11900k较于上一代i9-10900k少了两个核心，正式因为核心数量增加的同时，通信延迟会变高。

目前单ring的组合最大是12核（大核心），环的上面6个核心下面6给核心，但是环形总线衍生的纯大核结构消费级产品只有10900k，10个大核心。

cpu主要看单核的性能以及多核的性能，某种程度说，ring总线制约了多核性能的发展，在11代酷睿之后，为了提高多核性能，12代酷睿出现了大小核的架构。

在没有大小核心之前，Intel有过多ring设计，

通过交互模块将多个ring联合在一起，缺点：ring之间交互也会产生通信延迟。

例如，核心1和第二个ring里面的核心15通信，那需要很远的距离，一个大型程序有很多执行逻辑，若将程序多个逻辑拆分给每个core去运算，他们终将彼此之间交互数据，跨ring通信也会某种程度上影响程序的执行效率。

此外随着通信延迟的增加，内存延迟也会上涨一定恐怖数值

内存延迟涨高解析图

这大大增加了内存的延迟，因为核心到内存控制器距离拉长了。

这是多ring总线的局限性，局限性只能缓解，但不能彻底解决，就好似资本主义的社会矛盾只能缓解缓解再缓解，就是不能彻底解决。要想彻底解决只能革命。

Intel为了解决ring总线局限性，有了新的革命性成果——Mesh总线

mesh总线在核心增多的同时Mesh总线还是会涨，但是涨的不多，总的来说比多ring强很多

（网图）

但是最终的革命性成果还得是大小核心凌驾于ring总线之上，它的延迟比Mesh要好，而且解决了如何堆叠多核心性能的问题。