本文章以在Quartus II环境下实现DDS遇到问题为中心书写:
- 原理了解、Verilog代码编写
DDS:直接数字频率合成器(Direct Digital Synthesizer),可称为DDS信号发生器,用于产生频率和相位可控的连续波形信号。
具体了解以及实现可以看这篇文章:
DDS基本原理与FPGA实现_dds发生电路fpga-CSDN博客
当时我比较疑惑其中的关系式,以及累加器的原理,所以查阅了以下两篇文章:
第一篇解释了相位和频率的关系:相位=频率对时间的函数。第二篇则是具体说明累加器的原理,以及后面的采样率解释也很通俗易懂。我觉得改变一下也可以这样看
,其中需要的也就是多少个振荡周期是不变的,而后面则是如何达到这个次数,其中相当于加的每一个进步。
如果是在Vivado上完成,可以看这个视频:
讲解的很清楚,以下是其中一些问题的解答,
小梅哥-DDS原理和代码详解_dds频率控制字和频率的关系-CSDN博客
如果是在Quartus II上完成,参考代码与开发流程一步一步完成。
- Rom核运用
quartus Ⅱ 12.1 使用教程(6) ROM 测试_quartus rom-CSDN博客
数据文件生成可以在此网站下载:
【原创】Mif精灵/mif(coe)文件生成器 - 芯路恒资料与技术支持专区 - 芯路恒电子技术论坛 - Powered by Discuz! (corecourse.cn)
- Modesim、联合仿真
单独、及联合仿真可以看以下文章。
关于FPGA软件quartus仿真出现cannot launch the modelsim software问题的解决-CSDN博客
总结:借助前辈的经验能更好地更快的掌握,本文章用于自我学习巩固,如有侵权立即删除。