Cubecell实验一、开发环境及SPI协议

实验一、开发环境及SPI协议认知实验

开发环境

1、简介

在这里我们使用的是 “CubeCell系列”，是一个较好的LoRaWAN节点应用的选择、以下是一些关键特征

• 与Arduino开发环境完全兼容；
• 基于超低功耗设计，即使在RTC时钟运行的情况下，在深度睡眠模式下也能达到3.5μA；
• LoRa信号输出功率范围0~22（±1）dBm;
• 尽管具有当前最先进的技术，但价格低廉；
• 通过使用集成加密算法来使克隆的固件不起作用以保护您的投资；
• 基于成熟的技术 – 新的ASR650x，是将PSoC4000和SX1262组合成一个芯片，将整体尺寸进一步缩小；
• 支持太阳能电池板；
• LoRaWAN协议支持；
• 支持AT命令;
• 在LoRaWAN相关的例程中，有一个合理的时间表规划。

在这里我们使用的是HTCC-AB01开发板

HTCC-AB01引脚图：

https://resource.heltec.cn/download/CubeCell/HTCC-AB01/HTCC-AB01_PinoutDiagram.pdf

HTCC-AB01原理图：

https://resource.heltec.cn/download/CubeCell/HTCC-AB01/HTCC-AB01_SchematicDiagram.pdf

2、建立串行连接

（1）安装USB驱动**SiLabs CP2104 驱动**

一个用于Microsoft Windows 10的虚拟COM端口通用程序，用于Silicon Labs VCP USB串行桥接器。

2、检查Windows上的端口

当我们用串口将CubeCell开发板连接我们计算机的时候。

1、右击电脑点击属性

2、点击设备管理器

4、显示这个代表安装成功

3、安装GIT

1、下载GIT然后进行安装就好

https://git-scm.com/download/win

2、GIT简介

​ Git是目前世界上最先进的分布式版本控制系统（没有之一）。

Git 是一个开源的分布式版本控制软件,用以有效、高速的处理从很小到非常大的项目版本管理。 Git 最初是由Linus Torvalds设计开发的，用于管理Linux内核开发。Git 是根据GNU通用公共许可证版本2的条款分发的自由/免费软件。

4、安装Arduino IDE（Windows）

Arduino IDE介绍

​ arduino ide是一款专业的arduino开发工具，主要用于arduino程序的编写和开发，拥有开放源代码的电路图设计、支持ISP在线烧，同时支持Flash、Max/Msp、VVVV、PD、C、Processing等多种程序兼容的特点。

1、下载网址

https://www.arduino.cc/en/Main/Softwarehttps://www.arduino.cc/en/Main/Software

2、这里有下载好的并且不用安装就可以直接使用

点击这个就可以直接使用

SPI协议

​ SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议，比如AT91RM9200.

1、SPI协议概括

​ SPI总线是一种4线总线，因其硬件功能很强，所以与SPI有关的软件就相当简单，使中央处理有更多的时间处理其他事务。正是因为这种简单易用的特性，越来越多的芯片集成了这种通信协议。
​ 比如AT91RM9200。SPI是一种高速、高效率的串行接口技术。通常由一个主模块和一个或多个从模块组成，主模块选择一个从模块进行同步通信，从而完成数据的交换。SPI是一个环形结构，通信时需要至少4根线（事实上在单向传输时3根线也可以 。

​ SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于SPI的设备共有的，它们是MISO（主设备数据输入）、MOSI（主设备数据输出）、SCLK（时钟）、CS（片选）。

（1）MISO– Master Input Slave Output**,**主设备数据输入，从设备数据输出；
（2）MOSI– Master Output Slave Input，主设备数据输出，从设备数据输入；
（3）SCLK – Serial Clock，时钟信号，由主设备产生；
（4）CS – Chip Select，从设备使能信号，由主设备控制。

​ 其中，CS是从芯片是否被主芯片选中的控制信号，也就是说中有片选信号为预先规定的使能信号时（高电位或低电位），主芯片对从芯片的操作才有效。这就使在同一条总线上连接多个SPI设备成为可能。

​ 接下来就负责通讯的3根线了。通讯是通过数据交换完成的，这里先要知道SPI是串行通讯协议，也就是说数据是一位一位的传输的。这就是SCLK时钟线存在的原因，由SCLK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输。数据输出通过 SDO线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。完成一位数据传输，输入也使用同样原理。因此，至少需要8次时钟信号的改变（上沿和下沿为一次），才能完成8位数据的传输。

​ 时钟信号线SCLK只能由主设备控制，从设备不能控制。同样，在一个基于SPI的设备中，至少有一个主设备。这样的传输方式有一个优点，在数据位的传输过程中可以暂停，也就是时钟的周期可以为不等宽，因为时钟线由主设备控制，当没有时钟跳变时，从设备不采集或传送数据。SPI还是一个数据交换协议：因为SPI的数据输入和输出线独立，所以允许同时完成数据的输入和输出。芯片集成的SPI串行同步时钟极性和相位可以通过寄存器配置，IO模拟的SPI串行同步时钟需要根据从设备支持的时钟极性和相位来通讯。

​ 最后，SPI接口的一个缺点：没有指定的流控制，没有应答机制确认是否接收到数据。SPI的片选可以扩充选择16个外设,这时PCS输出=NPCS,说NPCS0，3接4-16译码器，这个译码器是需要外接4-16译码器，译码器的输入为NPCS0~3，输出用于16个外设的选择。

2、SPI协议举例

​ SPI是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，主要是在sck的控制下，两个双向移位寄存器进行数据交换。假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。

[

那么第一个上升沿来的时候 数据将会是sdo=1；寄存器=0101010x。下降沿到来的时候，sdi上的电平将锁存到寄存器中去，那么这时寄存器=0101010sdi，这样在 8个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完成了一个spi时序。

​ 举例：假设主机和从机初始化就绪：并且主机的sbuff（串行口收发缓冲器）=0xaa，从机的sbuff(串行口收发缓冲器)=0x55，下面将分步对spi的8个时钟周期的数据情况演示一遍：这样就完成了两个寄存器8位的交换，上面的上表示上升沿、下表示下降沿，sdi、sdo相对于主机而言的。其中ss引脚作为主机的时候，从机可以把它拉低被动选为从机，作为从机的时候，可以作为片选脚用。根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的命令准备数据，主机在下一个8位时钟周期才把数据读回来。

​ SPI 总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线SCK，一条数据输出线MOSI，一条数据输入线MISO;用于CPU与各种外围器件进行全双工、同步串行通讯。SPI主要特点有:可以同时发出和接收串行数据；可以当作主机或从机工作;提供频率可编程时钟;发送结束 中断标志;写冲突保护;总线竞争保护等。下图示出SPI总线工作的四种方式，其中使用的最为广泛的是SPI0和SPI3方式 (实线表示)：

SPI总线四种工作方式

SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；SPI主模块和与之通信的外设时钟相位和极性应该一致。SPI接口时序如图3、图4所示。

3、SPI原理

SPI有3种规格，如右图所示为其模型。

​ 3种SPI的处理流程大同小异，使用最多的SPI-4为例来说明SPI的原理。它在发送接口和接收接口都有各自的数据通道和流控状态信息通道，其数据通道和流控状态信息通道是独立的并且是点对点通信。数据是以包的形式发送，根据数据包中的内嵌地址可支持高达256个端口，以下分别说明基本协议及数据通道和流控状态信息的处理过程。

4、时序图

​ SPI时序图详解—SPI接口在模式0下输出第一位数据的时刻。SPI接口有四种不同的数据传输时序，取决于CPOL和CPHL这两位的组合。图1中表现了这四种时序，时序与CPOL、CPHA的关系也可以从图中看出。CPOL是用来决定SCK时钟信号空闲时的电平，CPOL=0，空闲电平为低电平，CPOL=1时，空闲电平为高电平。CPHA是用来决定采样时刻的，CPHA=0，在每个周期的第一个时钟沿采样，CPHA=1，在每个周期的第二个时钟沿采样 。

5、SPI总线四种工作方式

SPI 模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。

   时序详解：

CPOL：时钟极性选择，为0时SPI总线空闲为低电平，为1时SPI总线空闲为高电平

CPHA：时钟相位选择，为0时在SCK第一个跳变沿采样，为1时在SCK第二个跳变沿采样

工作方式1：

当CPHA=0、CPOL=0时SPI总线工作在方式1。MISO引脚上的数据在第一个SPSCK沿跳变之前已经上线了，而为了保证正确传输，MOSI引脚的MSB位必须与SPSCK的第一个边沿同步，在SPI传输过程中，首先将数据上线，然后在同步时钟信号的上升沿时，SPI的接收方捕捉位信号，在时钟信号的一个周期结束时（下降沿），下一位数据信号上线，再重复上述过程，直到一个字节的8位信号传输结束。

工作方式2：

当CPHA=0、CPOL=1时SPI总线工作在方式2。与前者唯一不同之处只是在同步时钟信号的下降沿时捕捉位信号，上升沿时下一位数据上线。

工作方式3：

当CPHA=1、CPOL=0时SPI总线工作在方式3。MISO引脚和MOSI引脚上的数据的MSB位必须与SPSCK的第一个边沿同步，在SPI传输过程中，在同步时钟信号周期开始时（上升沿）数据上线，然后在同步时钟信号的下降沿时，SPI的接收方捕捉位信号，在时钟信号的一个周期结束时（上升沿），下一位数据信号上线，再重复上述过程，直到一个字节的8位信号传输结束。

工作方式4：

当CPHA=1、CPOL=1时SPI总线工作在方式4。与前者唯一不同之处只是在同步时钟信号的上升沿时捕捉位信号，下降沿时下一位数据上线。

6、协议心得

SPI接口时钟配置心得：在主设备这边配置SPI接口时钟的时候一定要弄清楚从设备的时钟要求，因为主设备这边的时钟极性和相位都是以从设备为基准的。因此在时钟极性的配置上一定要搞清楚从设备是在时钟的上升沿还是下降沿接收数据，是在时钟的下降沿还是上升沿输出数据。但要注意的是，由于主设备的SDO连接从设备的SDI，从设备的SDO连接主设备的SDI，从设备SDI接收的数据是主设备的SDO发送过来的，主设备SDI接收的数据是从设备SDO发送过来的，所以主设备这边SPI时钟极性的配置（即SDO的配置）跟从设备的SDI接收数据的极性是相反的，跟从设备SDO发送数据的极性是相同的。下面这段话是Sychip Wlan8100 Module Spec上说的，充分说明了时钟极性是如何配置的：

​ The 81xx module will always input data bits at the rising edge of the clock,and the host will always output data bits on the falling edge of the clock.

​ 意思是：主设备在时钟的下降沿发送数据，从设备在时钟的上升沿接收数据。因此主设备这边SPI时钟极性应该配置为下降沿有效。

​ 又如，下面这段话是摘自LCD Driver IC SSD1289：

​ SDI is shifted into 8-bit shift register on every rising edge of SCK in the order of data bit 7,data bit 6 …… data bit 0。

​ 意思是：从设备SSD1289在时钟的上升沿接收数据，而且是按照从高位到低位的顺序接收数据的。因此主设备的SPI时钟极性同样应该配置为下降沿有效。

​ 时钟极性和相位配置正确后，数据才能够被准确的发送和接收。因此应该对照从设备的SPI接口时序或者Spec文档说明来正确配置主设备的时钟。

7、举例

假设主机和从机初始化就绪：并且主机的sbuff=0xaa，从机的sbuff=0x55，下面将分步对spi的8个时钟周期的数据情况演示一遍：假设上升沿发送数据

脉冲主机sbuff 从机sbuff sdi sdo

0 10101010 01010101 0 0

1上 0101010x 1010101x 0 1

1下 01010100 10101011 0 1

2上 1010100x 0101011x 1 0

2下 10101001 01010110 1 0

3上 0101001x 1010110x 0 1

3下 01010010 10101101 0 1

4上 1010010x 0101101x 1 0

4下 10100101 01011010 1 0

5上 0100101x 1011010x 0 1

5下 01001010 10110101 0 1

6上 1001010x 0110101x 1 0

6下 10010101 01101010 1 0

7上 0010101x 1101010x 0 1

7下 00101010 11010101 0 1

8上 0101010x 1010101x 1 0

8下 01010101 10101010 1 0

​ 这样就完成了两个寄存器8位的交换，上面的上表示上升沿、下表示下降沿，sdi、sdo相对于主机而言的。其中ss引脚作为主机的时候，从机可以把它拉底被动选为从机，作为从机的是时候，可以作为片选脚用。根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的命令准备数据，主机在下一个8位时钟周期才把数据读回来。SPI总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信：一条时钟线SCK，一条数据输入线MISO，一条数据输出线MOSI；用于CPU与各种外围器件进行全双工、同步串行通讯。SPI主要特点有：可以同时发出和接收串行数据；可以当作主机或从机工作；提供频率可编程时钟；发送结束 中断标志；写冲突保护；总线竞争保护等。下图示出SPI总线工作的四种方式，其中使用的最为广泛的是SPI0和SPI3方式 （实线表示）：

​ SPI总线四种工作方式 SPI 模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。如果 CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位（CPHA）能够配置用于选择两种不同的传输协议之一进行数据传输。如果CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。SPI主模块和与之通信的外设备时钟相位和极性应该一致。