自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(12)
  • 收藏
  • 关注

原创 LPDDR6时序参数与原理详解(六):write after read

本文探讨了LPDDR6内存操作中的时序约束问题。首先分析了连续write指令的时序要求,指出相同bank不同row的连续write需满足tRAS、tRP和tWR时序,最小调度间隔为tCWD+tBURST+tWR+tRP+tRCD。对于不同bank/rank的操作,可通过命令重排序优化性能。其次研究了write-after-read场景,表明只要read数据突发与write数据突发无冲突,write命令可在read后立即发出,最小间隔为tCAS+tBURST。文章结合《Memory Systems Cache

2025-06-20 20:28:57 481

原创 LPDDR6时序参数与原理详解(五):不同rank的连续read和write指令

文章摘要:本文分析了不同Ranks连续读写指令的时序差异。对于连续读指令,不同Rank之间需间隔tRTRS时间重新同步;而连续写指令可实现流水线处理,但DDR2/DDR3系统因ODT机制需插入tOST切换时间。相比SDRAM/DDR系统,DDR2/DDR3为改善信号完整性引入了ODT,导致写操作需额外气泡周期。文中还指出tRTRS通常涵盖tOST,但作者对ODT机制尚存疑问,有待进一步探讨。 (148字)

2025-06-19 19:30:14 456

原创 LPDDR6时序参数与原理详解(四):连续读操作和Reordering

本文分析了DRAM内存访问不同场景下的时序要求。对于同一bank不同行的连续读取,需要预充电和行切换操作,最佳情况(已满足tRAS)和最坏情况(未满足tRAS)分别存在不同的时序约束。对于不同bank的连续读取,当发生bank冲突时,是否支持命令重排序会影响性能:不支持重排序时需串行执行预充电和读取命令;支持重排序则可通过并行操作提升带宽利用率。研究结果表明,DRAM控制器的命令调度能力对内存访问性能具有重要影响。

2025-06-16 22:10:53 790

原创 LPDDR6时序参数与原理详解(三):tCCD和tRTP

本文探讨了DRAM内存系统中复合命令与命令交互的优化设计。首先介绍了复合命令(如read&precharge)的应用,通过合并操作减少总线资源占用。随后分析了不同bank连续读取的流水线优化,指出LPDDR4引入bankgroup结构解决核心频率提升导致的时序问题。重点讨论了读命令到预充电命令的时序参数演变,从LPDDR3的tRTP到LPDDR5的tRBTP,通过数学推导证明二者实质相同。研究表明,DRAM技术发展通过命令复合化和架构创新持续提升性能,同时保持时序参数的兼容性。文章还指出部分时序定义

2025-06-16 17:29:27 1092

原创 LPDDR6时序参数与原理详解(二):tRC,tWC

因此,为了保持数据的完整性,必须定期读取并恢复DRAM单元中存储的数据值,使其恢复到原始的电压水平,以防电荷衰减到无法识别的程度。刷新命令有两种:all bank refresh all bank和per bank refresh,图1展示了现代DRAM内存控制器使用的一种基本的“所有存储体并发刷新”命令(All-Banks-Concurrent Refresh),它通过一个刷新命令同时刷新所有存储体中。例如,在4Gb的DDR2 SDRAM设备中,行数是刷新命令数量的8倍。

2025-06-15 17:37:47 864

原创 LPDDR6时序参数原理与详解(一):tCAS、tCCD、tRAS和 tBURST

本文系统地介绍了LPDDR内存控制器命令的时序参数分类与原理。文章将命令划分为行访问、列读取、列写入和预充电四大类,从命令作用域(总线、Bank、芯片、数据)和时间维度进行解析。重点阐释了tRCD、tRAS、tRRD等行访问参数,tCAS、tCCD、tBURST等列读取参数,以及tCWD、tWTR等列写入参数的内在机理。特别指出LPDDR4/6引入BankGroup架构后时序参数的变化,如tRRD_S/L和tCCD差异化的设计考量。文章还结合预充电命令的三大功能,详解了tRP和tRC参数的意义。通过时序参数

2025-06-15 17:08:27 1557

原创 verilog慢时钟采样快时钟单BIT信号

对于慢时钟采样快时钟,为了避免快信号已经变化,而慢时钟没有采样到的问题,通过将快信号进行【信号展宽】+【握手】的方式,在慢时钟上进行采样。对于快时钟采样慢时钟,往往采用打两拍+边沿检测的方法。......

2022-08-02 11:14:25 1723

原创 verilog编写3-8译码器/8-3编码器

代码】verilog编写3-8译码器/8-3编码器。

2022-08-01 21:02:31 2142

原创 verilog实现16bit超前进位加法器

这里把一个4位全加器当做一个1bit的来用,4个连在一起,通过一个cla_4实现超前进位。

2022-08-01 20:10:04 2699 1

原创 verilog实现4bit超前进位加法器

代码】verilog实现4bit超前进位加法器。

2022-08-01 17:42:06 908

原创 verilog使用1bit全加器实现4bit全加器【行波进位法】

行波加法器的电路图构成。

2022-08-01 16:14:00 2506

原创 2023秋招——海康威视海外技术支持

投递简历之后很快收到了回复邮件,让参加一个【在线测评】,在网上查了一下,类似于公务员的行测题。4部分题型:1.文字理解(考察主题、文字意思是否符合等) 2.图表解读(根据数据推算某个月的销售额,或变化趋势,某项的占比等)(一定要备好计算器!!!!!不要用手机计算器,太慢!!!!坑死人!!!!!)3.规律查找(考察图形变化规律)(大概是最难的一块了,前两个部分都很容易)4.性格测试(100道题,简单易懂很好答,按照你自己的性格来就好了)1-3这三个部分的每道题会有规定的限定时间(60s、75s),这三个部分有

2022-07-06 10:17:25 2474 4

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除