基于VHDL语言,设计一个模为129的8421BCD码加法计数器(0~128)
VHDL代码如下:
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.std_logic_unsigned.ALL;
ENTITY cou129 IS
PORT(
en,clk:IN STD_LOGIC;
qa:buffer STD_LOGIC_VECTOR(3 DOWNTO 0
基于VHDL语言,设计一个模为129的8421BCD码加法计数器(0~128)
VHDL代码如下:
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.std_logic_unsigned.ALL;
ENTITY cou129 IS
PORT(
en,clk:IN STD_LOGIC;
qa:buffer STD_LOGIC_VECTOR(3 DOWNTO 0