vhdl_用 VHDL 的行为描述方式设计 1 位 BCD 码加法器.

最新推荐文章于 2024-01-04 22:54:19 发布
最新推荐文章于 2024-01-04 22:54:19 发布
阅读量3.2k 收藏 10
点赞数 6
分类专栏： 笔记 vhdl
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xuchaoxin1375/article/details/110341185
版权
笔记 同时被 2 个专栏收录
135 篇文章 6 订阅
订阅专栏
vhdl
2 篇文章 0 订阅
订阅专栏

文章目录

相关理论内容：参考

https://www.cnblogs.com/wentirensheng/articles/10193287.html

初始版本（有点问题）

元件例化法和行为描述法:

LIBRARY ieee;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY BCDadder_xuchaoxin IS PORT (--基于四位全加器的8421BCD码全加器
    AA, BB : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
    CIN : IN STD_LOGIC;
    SS : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
    COUT : OUT STD_LOGIC);
END BCDadder_xuchaoxin;
--方法一:元件例化法:
ARCHITECTURE instantiation OF BCDadder_xuchaoxin IS
    COMPONENT adder_xuchaoxin PORT (
        A : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
        B : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
        f : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);--四位全加器的本位输出
        CI : IN STD_LOGIC;--四位全加器的低位进位
        CO : OUT STD_LOGIC);--四位全加器的高位进位
    END COMPONENT;
    --为修正判别过渡部分创建信号Q1,
    SIGNAL Q1 : STD_LOGIC_VECTOR(3 DOWNTO 0);
    SIGNAL Q2 : STD_LOGIC_VECTOR(3 DOWNTO 0);
    SIGNAL COU : STD_LOGIC;
    SIGNAL COUT1 : STD_LOGIC;
    --符号"=>"给矢量中的某些位赋值，或对某些位之外的其他位（常用OTHERS表示）赋值。
    --比如:w<= (o=> '1',OTHERS => '0')--最低位是1，其他位是О(箭头换了,但赋值方向仍为从右到左)

BEGIN--实例化四位全加器
    U1 : adder_xuchaoxin PORT MAP(A => AA, B => BB, CI => CIN, f => Q1, co => cou);
    --在元件实例化过程中有两种方法可以用来实现元件端口的映射:位置映射和名称映射。
    cout1 <= NOT((NOT cou) AND (NOT (Q1(3)AND Q1(2))) AND (NOT (Q1(3)AND Q1(1))));
    Q2 <= (2 => cout1, 3 => cout1, OTHERS => '0');--Q2基于(间接地)Q1,直接基于cout1

    U2 : adder_xuchaoxin PORT MAP(A => Q2, B => Q1, CI => '0', f => ss, co => cout);
END instantiation;
--方法2:行为描述:
ARCHITECTURE behavior OF BCDadder_xuchaoxin IS
    COMPONENT adder_xuchaoxin PORT (
        A : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
        B : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
        f : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);--四位全加器的本位输出
        CI : IN STD_LOGIC;--四位全加器的低位进位
        CO : OUT STD_LOGIC);--四位全加器的高位进位
    END COMPONENT;
    --为修正判别过渡部分创建信号Q1,
    SIGNAL Q1 : STD_LOGIC_VECTOR(3 DOWNTO 0);
    SIGNAL Q2 : STD_LOGIC_VECTOR(3 DOWNTO 0);
    SIGNAL COU : STD_LOGIC;
    SIGNAL COUT1 : STD_LOGIC;
    --符号"=>"给矢量中的某些位赋值，或对某些位之外的其他位（常用OTHERS表示）赋值。
    --比如:w<= (0=> '1',OTHERS => '0')--最低位是1，其他位是О(箭头方向换了,不同于赋值,这是一个绑定(映射)端口的操作)

BEGIN--实例化四位全加器
    U1 : adder_xuchaoxin PORT MAP(A => AA, B => BB, f => Q1, CI => CIN, CO => COU);
    PROCESS (AA, BB, CIN)--通过process(args)来使用if结构
    BEGIN--做修正判断
        IF (COU = '1') THEN--A+B>15时
            Q2 <= Q1 + 6;
        ELSIF (Q1 > 9) THEN--A+B>9时
            COUT1 <= '1';
            Q2 <= Q1 - 10;
        ELSIF (Q1 < 10) THEN--A+B<10,不需要修正(或者说修正值置位0即可),直接将Q1的值赋给Q2
            Q2 <= Q1;
            COUT1 <= '0';
        END IF;
        --将元件的端口绑定道主实体adder_xuchaoxin这给BCD加法器上:
        SS <= Q2;--本位相加结果(还是一个8421BCD码,位宽为4,取值0~15);
        COUT <= COUT1;--本次两个BCD码相加的进位情况(0/1);
    END PROCESS;
END behavior;
--使用第二种实现来仿真
CONFIGURATION configure OF BCDadder_xuchaoxin IS
    FOR behavior
    END FOR;
END CONFIGURATION configure;

LIBRARY ieee;
USE IEEE.std_logic_1164.ALL;
USE ieee.std_logic_unsigned.ALL;
--这是一个四位全加器：为2两个4位二进制分别配四个输入端口。
--而且考虑到进位，所以需要安排5个输出端口（其中一个为进位用的）
--可以发现，四个一位全加器构成的四位全加器中，每个一位全加器的低位进位端低位的全加器的本位进位输入端co相连（当然首尾两片的进位端口没有被占用）
ENTITY adder_xuchaoxin IS
    PORT (
        Ci : IN STD_LOGIC;
        a, b : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
        f : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
        Co : OUT STD_LOGIC);
END adder_xuchaoxin;
ARCHITECTURE test1 OF adder_xuchaoxin IS
    SIGNAL aa, bb : STD_LOGIC_VECTOR(4 DOWNTO 0);--位宽为5
    SIGNAL ss : STD_LOGIC_VECTOR(4 DOWNTO 0);
    --由于对信号的赋值只有最后一次有效,故引入变量/中间信号:
BEGIN
    aa <= '0' & a(3 DOWNTO 0);
    bb <= '0' & b(3 DOWNTO 0);

    ss <= aa + bb + Ci;--对齐相加.
    f(3 DOWNTO 0) <= ss(3 DOWNTO 0);
    Co <= ss(4);--ss(4)为此次四位全加器的进位情况
END test1;

rtf图

在这里插入图片描述
在这里插入图片描述

真值表

在这里插入图片描述

渐渐修改：

LIBRARY ieee;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY BCDadder_xuchaoxin IS PORT (--基于四位全加器的8421BCD码全加器
    AA, BB : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
    CIN : IN STD_LOGIC;
    SS : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
    COUT : OUT STD_LOGIC);
END BCDadder_xuchaoxin;
--方法一:元件例化法:
ARCHITECTURE instantiation OF BCDadder_xuchaoxin IS
    COMPONENT adder_xuchaoxin PORT (--在结构体正式开始（begin）编写之前中引入原件声明component_port_end_component
        A : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
        B : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
        f : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);--四位全加器的本位输出
        CI : IN STD_LOGIC;--四位全加器的低位进位
        CO : OUT STD_LOGIC);--四位全加器的高位进位
    END COMPONENT;
    --为修正判别过渡部分声明创建信号Q1,
    SIGNAL Q1 : STD_LOGIC_VECTOR(3 DOWNTO 0);
    SIGNAL Q2 : STD_LOGIC_VECTOR(2 DOWNTO 0);--表示修正值0、6
    SIGNAL COU : STD_LOGIC;
    SIGNAL COUT1 : STD_LOGIC;
    --符号"=>"给矢量中的某些位赋值，或对某些位之外的其他位（常用OTHERS表示）赋值。
    --比如:w<= (0=> '1',OTHERS => '0')--最低位是1，其他位是О(箭头换了,但赋值方向仍为从右到左)

BEGIN--实例化四位全加器
    U1 : adder_xuchaoxin PORT MAP(A => AA, B => BB, CI => CIN, f => Q1, co => cou);
    --在元件实例化过程中有两种方法可以用来实现元件端口的映射:位置映射和名称映射。
    cout1 <= NOT((NOT cou) AND  (Q1(3)NAND Q1(2)) AND (Q1(3)NAND Q1(1)));
    Q2 <= (2 => cout1, 1 => cout1, OTHERS => '0');--Q2基于(间接地)Q1,直接基于cout1

    U2 : adder_xuchaoxin PORT MAP(A => Q2, B => Q1, CI => '0', f => ss, co => cout);
END instantiation;
--方法2:行为描述:
ARCHITECTURE behavior OF BCDadder_xuchaoxin IS
    COMPONENT adder_xuchaoxin PORT (
        A : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
        B : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
        f : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);--四位全加器的本位输出
        CI : IN STD_LOGIC;--四位全加器的低位进位
        CO : OUT STD_LOGIC);--四位全加器的高位进位
    END COMPONENT;
    --为修正判别过渡部分创建信号Q1,
    SIGNAL Q1 : STD_LOGIC_VECTOR(3 DOWNTO 0);
    SIGNAL Q2 : STD_LOGIC_VECTOR(3 DOWNTO 0);
    SIGNAL COU : STD_LOGIC;
    SIGNAL COUT1 : STD_LOGIC;
    --符号"=>"给矢量中的某些位赋值，或对某些位之外的其他位（常用OTHERS表示）赋值。
    --比如:w<= (o=> '1',OTHERS => '0')--最低位是1，其他位是О(箭头方向换了,不同于赋值,这是一个绑定(映射)端口的操作)

BEGIN--实例化四位全加器
    U1 : adder_xuchaoxin PORT MAP(A => AA, B => BB, f => Q1, CI => CIN, CO => COU);
    PROCESS (AA, BB, CIN)--通过process(args)来使用if结构
    BEGIN--做修正判断
        IF (COU = '1') THEN--A+B>15时
            Q2 <= Q1 + 6;--加6修正
        ELSIF (Q1 > 9) THEN--A+B>9时
            COUT1 <= '1';
            Q2 <= Q1 - 10;
        ELSIF (Q1 < 10) THEN--A+B<10,不需要修正(或者说修正值为0即可),直接将Q1的值赋给Q2
            Q2 <= Q1;
            COUT1 <= '0';
        END IF;
        --将元件的端口绑定道主实体adder_xuchaoxin这给BCD加法器上:
        SS <= Q2;--本位相加结果(还是一个8421BCD码,位宽为4,取值0~15);
        COUT <= COUT1;--本次两个BCD码相加的进位情况(0/1);
    END PROCESS;
END behavior;
--使用第二种实现来仿真
CONFIGURATION configure OF BCDadder_xuchaoxin IS
    FOR behavior
    END FOR;
END CONFIGURATION configure;
xuchaoxin1375
关注
  • 6
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
（1）D触发器verilog描述
kouq123的博客
11-18 6589
2.1 D触发器verilog描述 2.1.1 本节目录 第一，本节目录； 第二，本节引言； 第三，FPGA简介； 第四，verilog简介； 第五，D触发器verilog描述实例； 第六，结束语。 2.1.2 本节引言 给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.1.3 FPGA简介 FPGA（F
用VHDL编写的一位BCD码的加减法
01-11
用VHDL语言编写的关于一位BCD码的加减法的程序
【FPGA & Verilog】BCD码加法器
m0_51956878的博客
01-04 695
【FPGA & Verilog】BCD码加法器
BCD码加法器
passtheworld的博客
11-13 1万+
BCD码加法器 在计算机内部，出于存储和计算方便的目的，采用基2码对十进制数进行重新编码，最少需要基2码的位数为log210，取整数位4 ，4位基2码有16种表示方法。 十进制数的几种4位编码 8421码又称BCD码，是十进制代码中最常用的一种。在这种编码方式中，每一位二值代码的1都表示一个固定数值，将每一位的1代表的十进制数加起来，得到的结果就是它所代表的十
HDLBits答案_BCD加法器（generate for、循环生成模块）
meihuaqi1的博客
07-09 434
verilog练习网址： https://hdlbits.01xz.net/wiki/Always_case2 做个简单的verilog做题记录 题目描述 已有1位bcd码加法器模块， bcd_fadd ( input [3:0] a, input [3:0] b, input cin, output cout, output [3:0] sum ); 例化100个bcd码加法器，做一个100位的bcd码加法器。 //4位bc.
1位BCD加法器
qq_56110884的博客
06-26 2359
1.实验目的： 二进制编码十进制数表示中的BCD码的编码 2.实验内容： 参照verilog书中的教程代码，进行1位BCD加法器的测试 3.实验原理： 根据书上的代码和老师的教学步骤进行仿真 4.实验代码：module bcdadd (Cin, x, Y, s, Cout);input Cin; input [3:0] x, Y; output reg [3:0] S; output reg Cout; reg [4:0] Z; always @(X, Y, Cin)begin Z=X+Y + Cin;if
基于VHDL语言描述的一个模为129的8421BCD码加法计数器
weixin_46987000的博客
04-02 3427
基于VHDL语言，设计一个模为129的8421BCD码加法计数器（0~128） VHDL代码如下： LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; USE IEEE.std_logic_unsigned.ALL; ENTITY cou129 IS PORT( en,clk:IN STD_LOGIC; qa:buffer STD_LOGIC_VECTOR(3 DOWNTO 0); qb:buffer STD_LOGIC_VECTOR(3 DOWNTO 0)
VHDL实现BCD码加法器
热门推荐
ws15168689087的博客
12-13 2万+
VHDL实现BCD码加法器 BCD码加法器计算两个四位二进制数的相加值，由9个输入端和5个输出端组成，分为相加，修正判别和修正三个阶段。在相加值为0-9时，BCD码与四位二进制码相同，当值为10-15时，BCD码等于四位二进制码加上“0110”。 ...
VHDL实验一：组合逻辑电路设计与验证
weixin_48024649的博客
09-23 795
组合逻辑电路设计与验证
二进制加法器的VHDL程序
火玉的博客
03-17 4248
在上一篇文章中我们讨论了二进制加法器的原理，在此我们给出二进制加法器的VHDL描述： library IEEE; use IEEE.std_logic_1164.all; package std_logic_arith is type unsigned is array (natural range&lt;&gt;) of std_logic; type signed is...
用VHDL设计快速BCD码加法器.pdf
05-10
用VHDL设计快速BCD码加法器.pdf用VHDL设计快速BCD码加法器.pdf
vhdl加法器设计（8421BCD转5421BCD）
12-01
vhdl加法器设计，输入为8421BCD，内部转换为5421BCD相加，结果转换为5421BCD输出。
8421 BCD 计数器 VHDL （0-9）
12-18
8421 BCD 计数器 VHDL （0-9） qt2 测试通过
eda.rar_EDA_两位加法器的VHDL_加法器
09-20
用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器
add_16_bcd.rar_16位加法器_add_16_bcd_bcd to binary_vhdlbcd加法器_加法器
09-20
此程序采用VHDL语言，完成在16位十六进制加法器的基础上将输出进行BCD码转换，实现输出是BCD码的16位二进制加法器
add_32_bcd.rar_bcd adder_binary to bcd vhdl_java image editor_ra
09-23
此程序采用VHDL语言，完成在32位十六进制加法器的基础上将输出进行BCD码转换，实现输出是BCD码的32位二进制加法器
VHDL范例.rar_4-20MA_Hamming code_vhdl_vhdl 比较器_选择器
09-23
三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使用select语句） LED七段译码 多路选择器（使用if－else语句） 双2－4译码器：74139 多路选择...
node-v12.16.3-x86.msi
最新发布
04-25
Node.js，简称Node，是一个开源且跨平台的JavaScript运行时环境，它允许在浏览器外运行JavaScript代码。Node.js于2009年由Ryan Dahl创立，旨在创建高性能的Web服务器和网络应用程序。它基于Google Chrome的V8 JavaScript引擎，可以在Windows、Linux、Unix、Mac OS X等操作系统上运行。 Node.js的特点之一是事件驱动和非阻塞I/O模型，这使得它非常适合处理大量并发连接，从而在构建实时应用程序如在线游戏、聊天应用以及实时通讯服务时表现卓越。此外，Node.js使用了模块化的架构，通过npm（Node package manager，Node包管理器）,社区成员可以共享和复用代码，极大地促进了Node.js生态系统的发展和扩张。 Node.js不仅用于服务器端开发。随着技术的发展，它也被用于构建工具链、开发桌面应用程序、物联网设备等。Node.js能够处理文件系统、操作数据库、处理网络请求等，因此，开发者可以用JavaScript编写全栈应用程序，这一点大大提高了开发效率和便捷性。 在实践中，许多大型企业和组织已经采用Node.js作为其Web应用程序的开发平台，如Netflix、PayPal和Walmart等。它们利用Node.js提高了应用性能，简化了开发流程，并且能更快地响应市场需求。
云计算基础课件—架构dr.pptx
04-25
云计算基础课件—架构dr.pptx
vhdl语言设计8位并行加法器
05-13
以下是一个简单的 VHDL 代码，用于实现 8 位并行加法器： ```vhdl library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity parallel_adder is port ( a : in std_logic_vector(7 ...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值