911-基于6U VPX的光纤图像DSP实时计算平台

本文链接：https://blog.csdn.net/weixin_47007326/article/details/137972641

1.系统组成

该平台基于风冷式的 6U 6槽VPX图像处理平台，包括：计算机主板、计算机主板后板、存储板、图像信号处理板、图像信号处理板后板、图像光纤转接板、机箱背板及机箱组成。图1为系统背板结构示意图：

图 1：系统背板互联示意图

备注：上图槽5板卡为太速自研的图像接口板，作为预留板卡，并不包含在系统组成中。

2.计算机主板

2.1概述：

计算机主板选用6U VPX i7 刀片计算机，该产品是一款基于第三代Intel i7双核四线程（或四核八线程）的高性能6U VPX刀片式计算机。产品提供了可支持全网状交换的高速数据通道，其中P1，P2各支持4个PCIe x4 Gen3总线接口。该产品具有很强的扩展性，可以很好满足多负载多节点的应用需求。

产品结构完全满足VITA 46.0规范，兼容OpenVPX (VITA 65)标准，具有很强的可靠性、可维护性、可管理性，并与军用计算机的抗振动、抗冲击、抗宽温环境急剧变化等恶劣环境特性进行完美融合。产品集成Intel HD Graphics 4000显卡,支持VGA显示。同时，产品特别注重DDR3双通道内存、PCIe、USB3.0、GbE和SATA3.0等高速串行总线的信号完整性设计，以及高性能和宽温环境下的电源可靠性设计，以确保该VPX计算机在车载、舰载、机载等多种恶劣环境下的可靠性运行。

图 2：6U VPX i7 刀片计算机

3.6U VPX存储板

存储板选用6U VPX 的mSATA高性能数据存储板。

3.1 产品特性：

存储容量4TB
读写方式RAID0 ,读写速率2GB/s
四路x4 SRIO@5Gbps/Lane
两路 x4 PCIe@5Gbps/Lane
板载4GB DDR3 SDRAM
板载 2颗 128MB NorFlash
两路1000Base-T接口
符合VITA46.0 VPX Base Standard

图 3：存储板原理框图

3.2 产品规格：

处理能力	两片 Xilinx FPGA XC7K325T-2FFG900I
存储能力	每片FPGA外挂DDR3 SDRAM 256M x 64bit
	每片FPGA 外挂BPI Flash 128MB，用于程序加载
	外挂8个mSATA盘 @ 6Gbps/lane，总容量可达4TB
VPX接口	P0：单电源供电，系统复位（低电平有效），SM总线（IIC）
	P1：四组x4 SRIO @ 5Gbps/Lane
	P2：两组x4 PCIe @ 5Gbps/Lane,一个千兆以太网 10/100/1000 Base-T
	P3：32对LVDS
	P4：32对LVDS
前面板	一个千兆以太网
	两个电源指示灯
	一个系统复位按键
	两个FPGA分别引出4个LEDs至前面板，用于状态指示及调试
片间互联	两个FPGA 实现72对LVDS互联
工作温度	-40℃～70°C
供电要求	单电源DC12V 5A
散热方式	风冷散热

4.图像信号处理板

4.1概述

图像信号处理板选用6U VPX的双TMS320C6678+Xilinx FPGA K7 XC7K420T的图像信号处理板。

图像信号处理板包括2片TI 多核DSP处理器-TMS320C6678，1片Xilinx FPGA XC7K420T-1FFG1156，1片Xilinx FPGA XC3S200AN。实现四路千兆以太网输出，两路422输出。通过FPGA的GTX ,LVDS实现高速背板互联。采用6U VPX架构。芯片满足工业级要求，板卡满足抗震要求。
图像信号处理板卡负责对视频信号进行处理，返回或输出。板卡采用双 TI 8核DSP处理器 TMSC6678,Xilinx的 K7-XC7K420T处理器 ,Xilinx 的Spartans XC3S200AN处理器，TI的MSP430处理器。其中CFPGA负责管理板卡的上电时序，时钟配置，系统及模块复位等，MCU负责检测板卡的温度、电源。

图 4：图像信号处理板实物图

图 5：图像信号处理板原理框图

4.2技术指标：

支持2个TMS320C6678芯片，每片DSP外挂DDR3，256M x 64bit容量； Nor Flash 16M x16bit容量；4路以太网接口，DSP之间通过HyperLink x4 互联，支持4 x 3.125Gbps带宽。
DSP与K7直接通过RapidIO x4模式互联，支持4 x 3.125 Gbp速度。
DSP 与K7 通过I2C，SPI，Uart,GPIO接口互联。
DSP调试为普通JTAG口，FPGA-K7为BPI模式。
板卡要求工业级芯片。结构满足抗震要求。
板卡采用双电源供电，12V 6A，5V 1A。

4.3接口互联设计

两片6678通过 Hyperlink x4 @3.125Gbps /per Lane 互联。
每片6678的SGMII-0通过PHY芯片，连接至排针。
每片6678的SGMII-1通过PHY芯片，连接到VPX-P4。
每片6678的PCIe x2 连接至VPX-P3。
每片6678和K7通过 SRIO x4 @ 3.125G bps /per Lnae互联。
每片6678和K7实现GPIO，SPI，I2C，UART互联。
每片6678 和CFPGA 实现GPIO，SPI互联。
K7和CFPGA实现GPIO互联。
K7的 GTX x20 分别连接至 VPX的P1，P2，P3接口。
K7的LVDS x10 连接至VPX-P5。
K7 输出两组422信号连接至VPX-P4。

4.4物理特性

尺寸：6U VPX板卡，大小为160X233.35mm
工作温度：-40℃～ +85℃
工作湿度：10%～80%

5.图像信号处理板后板

图像信号处理板后板设计包含8个光模块，连于前板Kintex7 的GTX，光纤速率6.25Gbps，用2个光模块接2路光纤图像输入板卡；以及引出两路DSP的以太网口，方便视频压缩数据输出。

图 6：图像信号处理板后板布局图

6.软件设计内容

6.1软件流程说明

像处理平台原理框图

CameraLink相机转光纤传输（A点）：

传输图像格式为2种，5120X384X200fsX8bit黑白（3.15Gbps），5120X3840X25fsX8bit（3.94Gbps）黑白，单路图像最大带宽约为4Gbps，所需高速接口有效带宽至少5Gbps；
单路光纤Aurora64B66B x1最大速率6.25Gbps，有效带宽为6.06Gbps。

信号处理板卡板带宽（B、C、E点）：

信号处理板卡FPGA到DSP RapidIO带宽（B点），Kintex7 FPGA RapidIO 到DSP的传输带宽4 x 3.125Gbps x 50% = 6.25Gbps；
信号处理板卡到存储磁盘阵列的带宽（C点），信号处理板卡和存储磁盘阵列通过SIRO 实现数据传输；每个板卡2组RapidIO，每组传输带宽4 x 3.125Gbps x 50% = 6.25Gbps/s；
FPGA到计算机板PCIe传输带宽（E点），Kintex7 FPGA需要把2路视频抽取传输给计算机板显示，通过PCIe 2.0X4，理论带宽5GbpsX4=20G，有效带宽不低1250MB/s。
FPGA到内存的带宽，FPGA外挂两组DDR3，每组容量512MB；每组DDR3读写带宽800M x 32 /8 x 80%（读写效率）= 1600MB/s；
DSP到内存的带宽，每片DSP外挂1GB的DDR3；每片DDR3读写带宽1333M x 64 /8 x 50%（读写效率）= 5332MB/s。

存储板存储带宽（D点）：