（7）初始化DRAM并重定位代码到DRAM中

最新推荐文章于 2023-10-13 17:39:38 发布
最新推荐文章于 2023-10-13 17:39:38 发布
阅读量716 收藏 1
点赞数
分类专栏： ARM # s5pv210 文章标签： Tiny 210
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_47123600/article/details/107299624
版权
ARM 同时被 2 个专栏收录
11 篇文章 0 订阅
订阅专栏
s5pv210
11 篇文章 0 订阅
订阅专栏

一、DRAM初始化步骤
第一步、设置 DRAM Driver Strength( 内存访问信号的强度)
第二步、初始化 PHY DLL
第三步、初始化 DMC0
第四步、初始化 DDR2 DRAM

二、相关代码
1、dram_init.S

#include "s5pv210.h"

// MemControl	BL=4, 1Chip, DDR2 Type, dynamic self refresh, force precharge, dynamic power down off
#define DMC0_MEMCONTROL			0x00202400
// MemConfig0	256MB config, 8 banks,Mapping Method[12:15]0:linear, 1:linterleaved, 2:Mixed
#define DMC0_MEMCONFIG_0		0x20F00313	
// MemConfig1
#define DMC0_MEMCONFIG_1		0x00F00313	

// TimingAref   7.8us*133MHz=1038(0x40E), 100MHz=780(0x30C), 20MHz=156(0x9C), 10MHz=78(0x4E)
#define DMC0_TIMINGA_REF        0x00000618
// TimingRow    for @200MHz
#define DMC0_TIMING_ROW         0x2B34438A
// TimingData   CL=3
#define DMC0_TIMING_DATA        0x24240000
// TimingPower
#define DMC0_TIMING_PWR         0x0BDC0343      

.globl dram_init
dram_init:
	// 1. 设置DMC0 Drive Strength (Setting 2X)
	ldr	r0, =ELFIN_GPIO_BASE
	ldr	r1, =0x0000AAAA
	str	r1, [r0, #MP1_0DRV_SR_OFFSET]
	ldr	r1, =0x0000AAAA
	str	r1, [r0, #MP1_1DRV_SR_OFFSET]
	ldr	r1, =0x0000AAAA
	str	r1, [r0, #MP1_2DRV_SR_OFFSET]
	ldr	r1, =0x0000AAAA
	str	r1, [r0, #MP1_3DRV_SR_OFFSET]
	ldr	r1, =0x0000AAAA
	str	r1, [r0, #MP1_4DRV_SR_OFFSET]
	ldr	r1, =0x0000AAAA
	str	r1, [r0, #MP1_5DRV_SR_OFFSET]
	ldr	r1, =0x0000AAAA
	str	r1, [r0, #MP1_6DRV_SR_OFFSET]
	ldr	r1, =0x0000AAAA
	str	r1, [r0, #MP1_7DRV_SR_OFFSET]
	ldr	r1, =0x00002AAA
	str	r1, [r0, #MP1_8DRV_SR_OFFSET]

	// 2. 初始化PHY DLL
	ldr	r0, =APB_DMC_0_BASE
	//step 3: PhyControl0 DLL parameter setting, manual 0x00101000
	ldr	r1, =0x00101000					
	str	r1, [r0, #DMC_PHYCONTROL0]
	//PhyControl1 DLL parameter setting, LPDDR/LPDDR2 Case
	ldr	r1, =0x00000086					
	str	r1, [r0, #DMC_PHYCONTROL1]
	
	//step 2: PhyControl0 DLL on
	ldr	r1, =0x00101002					
	str	r1, [r0, #DMC_PHYCONTROL0]
	//step 4: PhyControl0 DLL start
	ldr	r1, =0x00101003					
	str	r1, [r0, #DMC_PHYCONTROL0]

find_lock_val:
	//Loop until DLL is locked
	ldr	r1, [r0, #DMC_PHYSTATUS]			
	and	r2, r1, #0x7
	cmp	r2, #0x7					
	bne	find_lock_val

	//Force Value locking
	and	r1, #0x3fc0
	mov	r2, r1, LSL #18
	orr	r2, r2, #0x100000
	orr	r2 ,r2, #0x1000
	orr	r1, r2, #0x3					
	str	r1, [r0, #DMC_PHYCONTROL0]

	// 3. 初始化DMC0
	//step 5: ConControl auto refresh off
	ldr	r1, =0x0FFF2010					
	str	r1, [r0, #DMC_CONCONTROL]
	//step 6: MemControl BL=4, 1 chip, DDR2 type, dynamic self refresh, force precharge, dynamic power down off
	ldr	r1, =DMC0_MEMCONTROL				
	str	r1, [r0, #DMC_MEMCONTROL]
	//step 7: MemConfig0 256MB config, 8 banks,Mapping Method[12:15]0:linear, 1:linterleaved, 2:Mixed
	ldr	r1, =DMC0_MEMCONFIG_0				
	str	r1, [r0, #DMC_MEMCONFIG0]
	//MemConfig1
	ldr	r1, =DMC0_MEMCONFIG_1				
	str	r1, [r0, #DMC_MEMCONFIG1]
	//step 8:PrechConfig
	ldr	r1, =0xFF000000					
	str	r1, [r0, #DMC_PRECHCONFIG]
	//step 9:TimingAref	7.8us//133MHz=1038(0x40E), 100MHz=780(0x30C), 20MHz=156(0x9C), 10MHz=78(0x4E)
	ldr	r1, =DMC0_TIMINGA_REF				
	str	r1, [r0, #DMC_TIMINGAREF]
	//TimingRow	for //200MHz
	ldr	r1, =DMC0_TIMING_ROW				
	str	r1, [r0, #DMC_TIMINGROW]
	//TimingData	CL=4
	ldr	r1, =DMC0_TIMING_DATA				
	str	r1, [r0, #DMC_TIMINGDATA]
	//TimingPower
	ldr	r1, =DMC0_TIMING_PWR				
	str	r1, [r0, #DMC_TIMINGPOWER]

	// 4. 初始化DDR2 DRAM
	//DirectCmd	chip0 Deselect
	ldr	r1, =0x07000000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//step 16:DirectCmd	chip0 PALL
	ldr	r1, =0x01000000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//step 17:DirectCmd	chip0 EMRS2
	ldr	r1, =0x00020000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//step 18:DirectCmd	chip0 EMRS3
	ldr	r1, =0x00030000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//step 19:DirectCmd	chip0 EMRS1 (MEM DLL on, DQS# disable)
	ldr	r1, =0x00010400					
	str	r1, [r0, #DMC_DIRECTCMD]
	//step 20:DirectCmd	chip0 MRS (MEM DLL reset) CL=4, BL=4
	ldr	r1, =0x00000542					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip0 PALL
	ldr	r1, =0x01000000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip0 REFA
	ldr	r1, =0x05000000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip0 REFA
	ldr	r1, =0x05000000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip0 MRS (MEM DLL unreset)
	ldr	r1, =0x00000442					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip0 EMRS1 (OCD default)
	ldr	r1, =0x00010780					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip0 EMRS1 (OCD exit)
	ldr	r1, =0x00010400					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 Deselect
	ldr	r1, =0x07100000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 PALL
	ldr	r1, =0x01100000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 EMRS2
	ldr	r1, =0x00120000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 EMRS3
	ldr	r1, =0x00130000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 EMRS1 (MEM DLL on, DQS# disable)
	ldr	r1, =0x00110400					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 MRS (MEM DLL reset) CL=4, BL=4
	ldr	r1, =0x00100542					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 PALL
	ldr	r1, =0x01100000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 REFA
	ldr	r1, =0x05100000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 REFA
	ldr	r1, =0x05100000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 MRS (MEM DLL unreset)
	ldr	r1, =0x00100442					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 EMRS1 (OCD default)
	ldr	r1, =0x00110780					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 EMRS1 (OCD exit)
	ldr	r1, =0x00110400					
	str	r1, [r0, #DMC_DIRECTCMD]
	//ConControl	auto refresh on
	ldr	r1, =0x0FF02030					
	str	r1, [r0, #DMC_CONCONTROL]
	//PwrdnConfig
	ldr	r1, =0xFFFF00FF					
	str	r1, [r0, #DMC_PWRDNCONFIG]
	//MemControl	BL=4, 1 chip, DDR2 type, dynamic self refresh, force precharge, dynamic power down off
	ldr	r1, =0x00202400					
	str	r1, [r0, #DMC_MEMCONTROL]

	mov	pc, lr

该代码来自友善之臂官方用户手册。
2、s5pv210.h
这里面都是一些和寄存器有关的宏定义，内容太多就不贴出来了。
3、start.s

/*
 *		代码：初始化DRAM并且重定位代码到DRAM0x30000000
 *		日期：2020.7.12
 *		作者：glass love
 *
 */
 
//要开icache就将 CONFIG_SYS_ICACHE_OFF写为1，关则写为0
#define CONFIG_SYS_ICACHE            1
 
.globl _start
_start:

/**********************关看门狗*******************************/
//通过查阅数据手册知道控制看门狗开关的寄存器是:
//Watchdog Timer Control Register (WTCON, R/W, Address =0xE2700000 ) 
//WTCON寄存器的bit[0]位是启用或禁用复位信号的看门狗定时器输出位
//1为启用，0为禁止
//因此只需要往WTCON中写入0x0即可
	ldr r0, =0x00000000
	ldr r1, =0xE2700000
	str r0, [r1]
	
/**********************开icache*********************************/
//打开icache可以提高运行速度
	//读出协处理器cp15的c1的值到r0中
	mrc p15, 0, r0, c1, c0, 0
#if	CONFIG_SYS_ICACHE
	//将cp15协处理器的bit[12]置一(开icache)
	orr r0, r0, #0x00001000
#else
	//将cp15协处理器的bit[12]清零(关icache)
	bic r0, r0, #0x00001000
#endif
	//将r0中的值写入到cp15协处理器的c1中
	mcr p15, 0, r0, c1, c0, 0
	
/***********************设置栈****************************/
//IROM 里的固定代码设置的 sp 就等于 0xD003_7D80，
//所以我们设置栈一般就指向0xD003_7D80,以调用c函数

	ldr sp, =0xD0037D80
	
	
/**********************初始化DRAM**************************/
	bl dram_init
	
/*************************重定位***************************/
//adr短加载,加载_start的地址，即_start的当前地址
	adr r0, _start
//ldr长加载,加载_start的链接地址
	ldr r1, =_start
//加载bss_start的链接地址
	ldr r2, =bss_start
//比较r0和r1是否相同
	cmp r0, r1
	beq clear_bss
	
//复制代码到链接地址
copy_loop:
	ldr r3, [r0], #4      //源代码
	str r3, [r1], #4      //目标代码
	cmp r1, r2			  //只用复制到bss_start处就可以了
	bne copy_loop
	
//清bss段
clear_bss:
	ldr r0, =bss_start
	ldr r1, =bss_end
	cmp r0, r1
	beq run_dram
	ldr r2, =0x0
clear_loop:
	str r2, [r0], #4
	cmp r0, r1
	bne clear_loop
	
//跳转到链接地址中的led函数处
run_dram:
	ldr pc, =led_blink

//汇编死循环	
	b .

4、dram.lds

SECTIONS
{
	. = 0x30000000;          /*指定链接地址为DRAM0的0x30000000地址*/
	
	.text : {
		start.o              /*表示start.o排在代码段的最开始*/
		* (.text)			 /*(.text)表示后面的顺序随意*/
	}
    		
	.data : {
		* (.data)
	}
	
	bss_start = .;          /*将bss段的起始地址赋给bss_start,以方便外部使用该地址*/
	.bss : {
		* (.bss)
	}
	
	bss_end  = .;	       /*bss_end同上*/
}

5、Makefile

led_link_dram.bin: start.o led.o dram_init.o
	arm-linux-ld -Tdram.lds -o led_link_dram.elf $^                 
	arm-linux-objcopy -O binary led_link_dram.elf led_link_dram.bin			  
	arm-linux-objdump -D led_link_dram.elf > led_link_dram_elf.dis   		  
	gcc mkv210_image.c -o mk210              		  
	./mk210 led_link_dram.bin 210.bin 						  
	
%.o : %.S
	arm-linux-gcc -o $@ $< -c -nostdlib

%.o : %.c
	arm-linux-gcc -o $@ $< -c -nostdlib

clear:
	rm *.o *.elf *.bin *.dis mk210 -f

其余几个代码较上一节均为变化。

glass love
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
链接地址和DRAM初始化学习心得
qq_29532941的博客
08-27 595
文章目录如何写链接脚本两个概念背景知识链接脚本的书写规范如何实现重定位什么是重定位？为什么要重定位如何实现重定位DRAM初始化背景知识DRAM初始化需要参照的资料和文件DDR初始化步骤 如何写链接脚本 两个概念 链接地址：链接的时候指定的地址 运行地址：程序实际运行时候的地址 背景知识 在明白如何写链接脚本之前需要明白几个概念：当.s和.c源文件经过编译器编译后生成.o目标文件的时候，在目标 文...
iTop-4412 裸机程序（十一）- DRAM初始化
迷路的程序员
10-07 574
目录DRAM 初始化的 21 个步骤寄存器 DRAM 初始化的 21 个步骤 查看数据手册《SEC_Exynos4412_Users Manual_Ver.1.00.00》18.3 可知 LPDDR2 的初始化过程，DDR3 的初始化过程和它一致，我们可以使用以下的步骤来初始化我们设备上的 DRAM。 DMC must assert and hold CKE to a logic low level to provide stable power for memory device and then a
OK6410DRAM存储器的初始化
12-07 558
详细介绍了OK6410DRAM存储器的初始化
uboot下的DRAM的初始化
My embedded world
11-17 4126
在G870中，C版的SDRAM为128MB（DDR2），E版的SDRAM为64MB（MDDR），它们在系统存储空间的基地址都为0x8000_0000，具体见iMAX25RM的数据手册：             在uboot中，我们必须设置好这些参数，主要是基地址和SDRAM的大小等。这里主要采用到了uboot的一个全局的结构体变量： bd_t : board info数据结构定义，位于文件
S5PV210芯片的DRAM控制器介绍、初始化DDR的流程分析
weixin_42031299的博客
04-05 1729
1、DRAM的地址空间 (1)从地址映射图可以知道，S5PV210有两个DRAM端口。 DRAM0的内存地址范围：0x20000000～0x3FFFFFFF（512MB）；DRAM1:的内存地址范围：0x40000000～0x7FFFFFFF（1024MB）； (2)S5PV210实际最多能接1.5G的内存。32位的CPU理论上能接4G的内存，但是ARM结构的机器是统一编址，寄存器会占掉一部分地址空间，所以实际是达不到4G的内存； 2、DRAM端口的引脚 DRAM端口的引脚：32根数据线(Xm1_
S3C6410内存初始化学习资料
05-05
【嵌入式开发】ARM 内存操作 ( DRAM SRAM 类型 简介 | Logical Bank | 内存地址空间介绍 | 内存芯片连接方式 | 内存初始化 | 汇编代码示例 ) 博客配套 文档 工具 源码
基于嵌入式系统中DRAM控制器的CPLD解决方案
08-27
状态机A初始化控制器并检测总线周期的开始和类型，而状态机B则负责终止序列。在T2的下降沿，RAS逻辑根据状态机A的状态决定是否插入RAS信号。如果RAS有效且总线周期用于DRAM，CPLD将生成相应的控制信号。在T3的下降沿...
SDRAM.zip_vhdl dram
09-24
一旦验证无误，控制器的VHDL代码就可以被综合并下载到FPGA中，从而实现在目标硬件上的实时操作。 综上所述，"SDRAM.zip_vhdl dram"项目是一个使用VHDL设计SDRAM控制器的过程，涵盖了时钟同步、内存管理、命令序列、...
基于CPLD的DRAM控制器设计方法
08-31
通过VHDL语言编写完整的控制器源代码，可以实现更灵活和定制化的DRAM控制逻辑。 总的来说，这篇文章深入介绍了如何利用CPLD和VHDL设计实现80C186XL微处理器的DRAM控制器，克服DRAM的时序挑战，优化嵌入式系统的存储...
DRAM的单元结构刷新
11-14
当DRAM的电容器存储了电荷时，对于FET来说，形成反偏置状态，必然会发生漏电流，图1中图示了这一点。因为在如图所示的方向上存在电流，因此DRAM单元的电容器将必然进行放电。所以，需要定期将单元的状态恢复为初始...
ROM、RAM、DRAM、SRAM和FLASH，以及它们的区别
09-11
ROM、RAM、DRAM、SRAM和FLASH，以及它们的区别
飞思卡尔i.MX6平台DRAM接口高阶应用指导-DDR3篇
10-24
飞思卡尔i.MX6平台DRAM接口高阶应用指导-DDR3篇飞思卡尔i.MX6平台DRAM接口高阶应用指导-DDR3篇
ROM、RAM、DRAM、SRAM、SDRAM、FLASH的区别
08-15
RAM、SRAM、SDRAM、ROM、EPROM、EEPROM、Flash存储器可以分为很多种类，其中根据掉电数据是否丢失可以分为RAM（随机存取存储器）和ROM（只读存储器），其中RAM的访问速度比较快，但掉电后数据会丢失，而ROM掉电后数据不会丢失。
ROM、RAM、DRAM、SRAM和FLASH的区别
12-22
ROM、RAM、DRAM、SRAM和FLASH的区别
内存的初始化
ZhY_Rening的博客
03-29 5850
内存的初始化
DDR4 SDRAM - 2. 初始化、训练和校准
weixin_55570036的博客
10-31 3105
DDR4 SDRAM - Initialization, Training and Calibration
dram.init讲解
lilijianqun的博客
04-14 1513
int dram_init(void)//是关于ddr的初始化，在会汇编阶段已经初始化过ddr,否则也无法relocate到第二阶段 //这里再次初始化是因为这里是在给gd-&gt;bd里面关于ddr配置部分的全局变量赋值，让gd-&gt;bd数据记录下来 //当前的开发板的ddr的配置信息，以便在uboot中使用内存 //(3):从代码上看。其实就是初始化gd-&gt;bd-&gt;bi_dra...
DRAM test code
菩提本無樹
12-19 1233
#include #include #define LEVEL 5 #define RAM_TEST_PATTERNS 2 int main (int argc, char *argv[]) {     ulong *ptrMalloc = NULL;     int i = 0, j = 0;     ulong test_value;     ulong *
【DRAM存储器十五】DDR介绍-关键技术之DLL和prefetch
最新发布
highman110的博客
10-13 1951
详述DDR DLL和预取原理以及几个DDR相对初代SDRAM新增的时序参数
MFC创建线程函数放到初始化代码中报错
06-02
可能是因为您在初始化代码中调用了 MFC 的函数，而这些函数需要在应用程序的主线程中运行。为了避免这个问题，您可以将创建线程的函数放到应用程序启动后的某个时刻，例如在 InitInstance 函数中的某个位置。或者您可以使用 MFC 提供的 CWinThread 类来创建线程，因为它会自动处理线程的生命周期和消息循环。您可以参考 MFC 文档中有关 CWinThread 的内容来了解更多信息。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值