（7）初始化DRAM并重定位代码到DRAM中

最新推荐文章于 2023-08-31 16:27:59 发布
最新推荐文章于 2023-08-31 16:27:59 发布
阅读量719 收藏 1
点赞数
分类专栏： ARM # s5pv210 文章标签： Tiny 210
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_47123600/article/details/107299624
版权
ARM 同时被 2 个专栏收录
11 篇文章 0 订阅
订阅专栏
s5pv210
11 篇文章 0 订阅
订阅专栏

一、DRAM初始化步骤
第一步、设置 DRAM Driver Strength( 内存访问信号的强度)
第二步、初始化 PHY DLL
第三步、初始化 DMC0
第四步、初始化 DDR2 DRAM

二、相关代码
1、dram_init.S

#include "s5pv210.h"

// MemControl	BL=4, 1Chip, DDR2 Type, dynamic self refresh, force precharge, dynamic power down off
#define DMC0_MEMCONTROL			0x00202400
// MemConfig0	256MB config, 8 banks,Mapping Method[12:15]0:linear, 1:linterleaved, 2:Mixed
#define DMC0_MEMCONFIG_0		0x20F00313	
// MemConfig1
#define DMC0_MEMCONFIG_1		0x00F00313	

// TimingAref   7.8us*133MHz=1038(0x40E), 100MHz=780(0x30C), 20MHz=156(0x9C), 10MHz=78(0x4E)
#define DMC0_TIMINGA_REF        0x00000618
// TimingRow    for @200MHz
#define DMC0_TIMING_ROW         0x2B34438A
// TimingData   CL=3
#define DMC0_TIMING_DATA        0x24240000
// TimingPower
#define DMC0_TIMING_PWR         0x0BDC0343      

.globl dram_init
dram_init:
	// 1. 设置DMC0 Drive Strength (Setting 2X)
	ldr	r0, =ELFIN_GPIO_BASE
	ldr	r1, =0x0000AAAA
	str	r1, [r0, #MP1_0DRV_SR_OFFSET]
	ldr	r1, =0x0000AAAA
	str	r1, [r0, #MP1_1DRV_SR_OFFSET]
	ldr	r1, =0x0000AAAA
	str	r1, [r0, #MP1_2DRV_SR_OFFSET]
	ldr	r1, =0x0000AAAA
	str	r1, [r0, #MP1_3DRV_SR_OFFSET]
	ldr	r1, =0x0000AAAA
	str	r1, [r0, #MP1_4DRV_SR_OFFSET]
	ldr	r1, =0x0000AAAA
	str	r1, [r0, #MP1_5DRV_SR_OFFSET]
	ldr	r1, =0x0000AAAA
	str	r1, [r0, #MP1_6DRV_SR_OFFSET]
	ldr	r1, =0x0000AAAA
	str	r1, [r0, #MP1_7DRV_SR_OFFSET]
	ldr	r1, =0x00002AAA
	str	r1, [r0, #MP1_8DRV_SR_OFFSET]

	// 2. 初始化PHY DLL
	ldr	r0, =APB_DMC_0_BASE
	//step 3: PhyControl0 DLL parameter setting, manual 0x00101000
	ldr	r1, =0x00101000					
	str	r1, [r0, #DMC_PHYCONTROL0]
	//PhyControl1 DLL parameter setting, LPDDR/LPDDR2 Case
	ldr	r1, =0x00000086					
	str	r1, [r0, #DMC_PHYCONTROL1]
	
	//step 2: PhyControl0 DLL on
	ldr	r1, =0x00101002					
	str	r1, [r0, #DMC_PHYCONTROL0]
	//step 4: PhyControl0 DLL start
	ldr	r1, =0x00101003					
	str	r1, [r0, #DMC_PHYCONTROL0]

find_lock_val:
	//Loop until DLL is locked
	ldr	r1, [r0, #DMC_PHYSTATUS]			
	and	r2, r1, #0x7
	cmp	r2, #0x7					
	bne	find_lock_val

	//Force Value locking
	and	r1, #0x3fc0
	mov	r2, r1, LSL #18
	orr	r2, r2, #0x100000
	orr	r2 ,r2, #0x1000
	orr	r1, r2, #0x3					
	str	r1, [r0, #DMC_PHYCONTROL0]

	// 3. 初始化DMC0
	//step 5: ConControl auto refresh off
	ldr	r1, =0x0FFF2010					
	str	r1, [r0, #DMC_CONCONTROL]
	//step 6: MemControl BL=4, 1 chip, DDR2 type, dynamic self refresh, force precharge, dynamic power down off
	ldr	r1, =DMC0_MEMCONTROL				
	str	r1, [r0, #DMC_MEMCONTROL]
	//step 7: MemConfig0 256MB config, 8 banks,Mapping Method[12:15]0:linear, 1:linterleaved, 2:Mixed
	ldr	r1, =DMC0_MEMCONFIG_0				
	str	r1, [r0, #DMC_MEMCONFIG0]
	//MemConfig1
	ldr	r1, =DMC0_MEMCONFIG_1				
	str	r1, [r0, #DMC_MEMCONFIG1]
	//step 8:PrechConfig
	ldr	r1, =0xFF000000					
	str	r1, [r0, #DMC_PRECHCONFIG]
	//step 9:TimingAref	7.8us//133MHz=1038(0x40E), 100MHz=780(0x30C), 20MHz=156(0x9C), 10MHz=78(0x4E)
	ldr	r1, =DMC0_TIMINGA_REF				
	str	r1, [r0, #DMC_TIMINGAREF]
	//TimingRow	for //200MHz
	ldr	r1, =DMC0_TIMING_ROW				
	str	r1, [r0, #DMC_TIMINGROW]
	//TimingData	CL=4
	ldr	r1, =DMC0_TIMING_DATA				
	str	r1, [r0, #DMC_TIMINGDATA]
	//TimingPower
	ldr	r1, =DMC0_TIMING_PWR				
	str	r1, [r0, #DMC_TIMINGPOWER]

	// 4. 初始化DDR2 DRAM
	//DirectCmd	chip0 Deselect
	ldr	r1, =0x07000000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//step 16:DirectCmd	chip0 PALL
	ldr	r1, =0x01000000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//step 17:DirectCmd	chip0 EMRS2
	ldr	r1, =0x00020000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//step 18:DirectCmd	chip0 EMRS3
	ldr	r1, =0x00030000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//step 19:DirectCmd	chip0 EMRS1 (MEM DLL on, DQS# disable)
	ldr	r1, =0x00010400					
	str	r1, [r0, #DMC_DIRECTCMD]
	//step 20:DirectCmd	chip0 MRS (MEM DLL reset) CL=4, BL=4
	ldr	r1, =0x00000542					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip0 PALL
	ldr	r1, =0x01000000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip0 REFA
	ldr	r1, =0x05000000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip0 REFA
	ldr	r1, =0x05000000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip0 MRS (MEM DLL unreset)
	ldr	r1, =0x00000442					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip0 EMRS1 (OCD default)
	ldr	r1, =0x00010780					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip0 EMRS1 (OCD exit)
	ldr	r1, =0x00010400					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 Deselect
	ldr	r1, =0x07100000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 PALL
	ldr	r1, =0x01100000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 EMRS2
	ldr	r1, =0x00120000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 EMRS3
	ldr	r1, =0x00130000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 EMRS1 (MEM DLL on, DQS# disable)
	ldr	r1, =0x00110400					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 MRS (MEM DLL reset) CL=4, BL=4
	ldr	r1, =0x00100542					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 PALL
	ldr	r1, =0x01100000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 REFA
	ldr	r1, =0x05100000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 REFA
	ldr	r1, =0x05100000					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 MRS (MEM DLL unreset)
	ldr	r1, =0x00100442					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 EMRS1 (OCD default)
	ldr	r1, =0x00110780					
	str	r1, [r0, #DMC_DIRECTCMD]
	//DirectCmd	chip1 EMRS1 (OCD exit)
	ldr	r1, =0x00110400					
	str	r1, [r0, #DMC_DIRECTCMD]
	//ConControl	auto refresh on
	ldr	r1, =0x0FF02030					
	str	r1, [r0, #DMC_CONCONTROL]
	//PwrdnConfig
	ldr	r1, =0xFFFF00FF					
	str	r1, [r0, #DMC_PWRDNCONFIG]
	//MemControl	BL=4, 1 chip, DDR2 type, dynamic self refresh, force precharge, dynamic power down off
	ldr	r1, =0x00202400					
	str	r1, [r0, #DMC_MEMCONTROL]

	mov	pc, lr

该代码来自友善之臂官方用户手册。
2、s5pv210.h
这里面都是一些和寄存器有关的宏定义，内容太多就不贴出来了。
3、start.s

/*
 *		代码：初始化DRAM并且重定位代码到DRAM0x30000000
 *		日期：2020.7.12
 *		作者：glass love
 *
 */
 
//要开icache就将 CONFIG_SYS_ICACHE_OFF写为1，关则写为0
#define CONFIG_SYS_ICACHE            1
 
.globl _start
_start:

/**********************关看门狗*******************************/
//通过查阅数据手册知道控制看门狗开关的寄存器是:
//Watchdog Timer Control Register (WTCON, R/W, Address =0xE2700000 ) 
//WTCON寄存器的bit[0]位是启用或禁用复位信号的看门狗定时器输出位
//1为启用，0为禁止
//因此只需要往WTCON中写入0x0即可
	ldr r0, =0x00000000
	ldr r1, =0xE2700000
	str r0, [r1]
	
/**********************开icache*********************************/
//打开icache可以提高运行速度
	//读出协处理器cp15的c1的值到r0中
	mrc p15, 0, r0, c1, c0, 0
#if	CONFIG_SYS_ICACHE
	//将cp15协处理器的bit[12]置一(开icache)
	orr r0, r0, #0x00001000
#else
	//将cp15协处理器的bit[12]清零(关icache)
	bic r0, r0, #0x00001000
#endif
	//将r0中的值写入到cp15协处理器的c1中
	mcr p15, 0, r0, c1, c0, 0
	
/***********************设置栈****************************/
//IROM 里的固定代码设置的 sp 就等于 0xD003_7D80，
//所以我们设置栈一般就指向0xD003_7D80,以调用c函数

	ldr sp, =0xD0037D80
	
	
/**********************初始化DRAM**************************/
	bl dram_init
	
/*************************重定位***************************/
//adr短加载,加载_start的地址，即_start的当前地址
	adr r0, _start
//ldr长加载,加载_start的链接地址
	ldr r1, =_start
//加载bss_start的链接地址
	ldr r2, =bss_start
//比较r0和r1是否相同
	cmp r0, r1
	beq clear_bss
	
//复制代码到链接地址
copy_loop:
	ldr r3, [r0], #4      //源代码
	str r3, [r1], #4      //目标代码
	cmp r1, r2			  //只用复制到bss_start处就可以了
	bne copy_loop
	
//清bss段
clear_bss:
	ldr r0, =bss_start
	ldr r1, =bss_end
	cmp r0, r1
	beq run_dram
	ldr r2, =0x0
clear_loop:
	str r2, [r0], #4
	cmp r0, r1
	bne clear_loop
	
//跳转到链接地址中的led函数处
run_dram:
	ldr pc, =led_blink

//汇编死循环	
	b .

4、dram.lds

SECTIONS
{
	. = 0x30000000;          /*指定链接地址为DRAM0的0x30000000地址*/
	
	.text : {
		start.o              /*表示start.o排在代码段的最开始*/
		* (.text)			 /*(.text)表示后面的顺序随意*/
	}
    		
	.data : {
		* (.data)
	}
	
	bss_start = .;          /*将bss段的起始地址赋给bss_start,以方便外部使用该地址*/
	.bss : {
		* (.bss)
	}
	
	bss_end  = .;	       /*bss_end同上*/
}

5、Makefile

led_link_dram.bin: start.o led.o dram_init.o
	arm-linux-ld -Tdram.lds -o led_link_dram.elf $^                 
	arm-linux-objcopy -O binary led_link_dram.elf led_link_dram.bin			  
	arm-linux-objdump -D led_link_dram.elf > led_link_dram_elf.dis   		  
	gcc mkv210_image.c -o mk210              		  
	./mk210 led_link_dram.bin 210.bin 						  
	
%.o : %.S
	arm-linux-gcc -o $@ $< -c -nostdlib

%.o : %.c
	arm-linux-gcc -o $@ $< -c -nostdlib

clear:
	rm *.o *.elf *.bin *.dis mk210 -f

其余几个代码较上一节均为变化。

glass love
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【DRAM存储器十五】DDR介绍-关键技术之DLL和prefetch
highman110的博客
10-13 2047
详述DDR DLL和预取原理以及几个DDR相对初代SDRAM新增的时序参数
S3C6410内存初始化学习资料
05-05
【嵌入式开发】ARM 内存操作 ( DRAM SRAM 类型 简介 | Logical Bank | 内存地址空间介绍 | 内存芯片连接方式 | 内存初始化 | 汇编代码示例 ) 博客配套 文档 工具 源码
DRAM中的DLL/PLL是什么？
zgl07的专栏
11-13 5147
随着CPU的速度的增长，内存的性能限制了系统的性能，
DRAM的信号完整性
arren2011的专栏
10-21 2690
RAM的种类 目前D厂常用的是SDRAM、DDR、DDR2、DDR3。SRAM容量不能满足要求,成本又太高。DRAM，每个内存单元更少的电路实现，内存单元基于电容器上贮存的电荷，典型的DRAM 单元使用一个电容器及一个或三个FET(场效应晶体管)制成。低成本、高密度，缺点：信息易丢失。SRAM，每单元六个FET 器件。与DRAM 相比，SRAM 使用起来更简便，接口更容易，数据访问时间更快。
DDR4 SDRAM - 2. 初始化、训练和校准
让 我 康 康
03-23 1244
DDR4 SDRAM 初始化 训练 校准
基于嵌入式系统中DRAM控制器的CPLD解决方案
08-27
状态机A初始化控制器并检测总线周期的开始和类型，而状态机B则负责终止序列。在T2的下降沿，RAS逻辑根据状态机A的状态决定是否插入RAS信号。如果RAS有效且总线周期用于DRAM，CPLD将生成相应的控制信号。在T3的下降沿...
基于CPLD的DRAM控制器设计方法
08-31
通过VHDL语言编写完整的控制器源代码，可以实现更灵活和定制化的DRAM控制逻辑。 总的来说，这篇文章深入介绍了如何利用CPLD和VHDL设计实现80C186XL微处理器的DRAM控制器，克服DRAM的时序挑战，优化嵌入式系统的存储...
DRAM的单元结构刷新
11-14
当DRAM的电容器存储了电荷时，对于FET来说，形成反偏置状态，必然会发生漏电流，图1中图示了这一点。因为在如图所示的方向上存在电流，因此DRAM单元的电容器将必然进行放电。所以，需要定期将单元的状态恢复为初始...
D3D11初始化代码
12-13
本篇文章将深入探讨D3D11的初始化过程，这对于任何想要学习或使用Direct3D 11的人来说都是至关重要的基础知识。 首先，我们需要理解D3D11的核心概念。Direct3D 11提供了硬件加速的3D图形渲染，它通过设备（ID3D11...
DDR4 - Initialization, Training and Calibration
花信风的博客
08-06 8328
引言 Introduction 当一个拥有 DRAM 子系统的设备启动时，有几件事需要在 DRAM 进入工作状态之前完成。下图是来自 JEDEC specification （DDR4 标准，https://www.jedec.org/standards-documents/docs/jesd79-4a）的状态机，展示出上电之后 DRAM 经历的几个状态。 图-1 DDR4 初始化状态机 实质上，完整的初始化过程（Initialization）包括以下 4 个单独的步骤： 上电与初始化 ，P..
dram.init讲解
lilijianqun的博客
04-14 1519
int dram_init(void)//是关于ddr的初始化，在会汇编阶段已经初始化过ddr,否则也无法relocate到第二阶段 //这里再次初始化是因为这里是在给gd-&gt;bd里面关于ddr配置部分的全局变量赋值，让gd-&gt;bd数据记录下来 //当前的开发板的ddr的配置信息，以便在uboot中使用内存 //(3):从代码上看。其实就是初始化gd-&gt;bd-&gt;bi_dra...
uboot下的DRAM的初始化
My embedded world
11-17 4133
在G870中，C版的SDRAM为128MB（DDR2），E版的SDRAM为64MB（MDDR），它们在系统存储空间的基地址都为0x8000_0000，具体见iMAX25RM的数据手册：             在uboot中，我们必须设置好这些参数，主要是基地址和SDRAM的大小等。这里主要采用到了uboot的一个全局的结构体变量： bd_t : board info数据结构定义，位于文件
​DDR4 SDRAM - 初始化、训练和校准介绍
最新发布
m0_73549240的博客
08-31 1868
由于 DIMM 上的每个 DRAM 位于不同的距离，因此当发出 时，DIMM 上的每个 DRAM 将在不同的时间看到该命令，随后来自每个 DRAM 的数据在不同的时间到达 ASIC/处理器。在初始校准期间，ASIC/处理器计算每个DRAM的延迟，并相应地训练其内部电路，以便在正确的时刻锁存来自各种DRAM的数据。因此，它们是可调的。因此，从 ASIC/处理器的角度来看，DIMM 上的每个 DRAM 内存都位于不同的距离。或者从DIMM的角度来看，对于DIMM上的每个DRAM，时钟和数据之间的偏差是不同的。
S32K锁死之谜？Failed to download RAMCode? Failed to Read Memory?
m0_52850847的博客
08-06 5737
S32K144为MCU的Failed to download RAMCode? Failed to Read Memory?
全志T3核心板启动时出现DRAM初始化失败
weixin_43245647的博客
04-22 2963
如图所示，全志T3核心板用在了我们的终端产品上，上电启动的时候，有部分终端出现在uboot启动之前出现如下红框问题，提示ZQ校准错误，DDR初始化失败；问题的关键是30台终端里有3台出现了这个问题，而且上电复现的概率比较高，另外单独测了10台并未发现此问题，所以首要怀疑一是焊接问题；二是物料问题； 首先排查了ZQ的240R电阻，发现没问题；监测了VCC_DRAM与复位信号的时序，也没问题，VCC_DRAM电压也是正常范围内； 然后更换了其中一台终端的T3芯片，问题有所改善，从30%的复现率降到了3%，然
S5PV210芯片的DRAM控制器介绍、初始化DDR的流程分析
weixin_42031299的博客
04-05 1738
1、DRAM的地址空间 (1)从地址映射图可以知道，S5PV210有两个DRAM端口。 DRAM0的内存地址范围：0x20000000～0x3FFFFFFF（512MB）；DRAM1:的内存地址范围：0x40000000～0x7FFFFFFF（1024MB）； (2)S5PV210实际最多能接1.5G的内存。32位的CPU理论上能接4G的内存，但是ARM结构的机器是统一编址，寄存器会占掉一部分地址空间，所以实际是达不到4G的内存； 2、DRAM端口的引脚 DRAM端口的引脚：32根数据线(Xm1_
iTop-4412 裸机程序（十一）- DRAM初始化
迷路的程序员
10-07 576
目录DRAM 初始化的 21 个步骤寄存器 DRAM 初始化的 21 个步骤 查看数据手册《SEC_Exynos4412_Users Manual_Ver.1.00.00》18.3 可知 LPDDR2 的初始化过程，DDR3 的初始化过程和它一致，我们可以使用以下的步骤来初始化我们设备上的 DRAM。 DMC must assert and hold CKE to a logic low level to provide stable power for memory device and then a
DRAM test code
菩提本無樹
12-19 1233
#include #include #define LEVEL 5 #define RAM_TEST_PATTERNS 2 int main (int argc, char *argv[]) {     ulong *ptrMalloc = NULL;     int i = 0, j = 0;     ulong test_value;     ulong *
英飞凌TC27x单片机启动与初始化教程
1. **启动过程**：详细解释了如何通过配置寄存器和执行特定指令来引导TC275单片机进入运行模式，这可能涉及到复位序列、电源管理以及初始化内核状态。 2. **初始化步骤**：涉及硬件和软件方面的初始化，例如设置时...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值