芯片资深IC设计工程师面经系列(二)芯片开发流程

今年芯片行业整体不景气,十余年芯片设计经验出来面试,总结自己多年来面试经验。所有皆原创,网上搜不到的,问题命中率50%以上吧。

第一步一般是自己我介绍和项目介绍,这个大家可以根据自身准备。

问题一,介绍下芯片开发流程。

这个问题网上有很多资料,但是如果照背网上资料,这不是面试官想要的答案,在真实的公司中,大多是以IPD的TR节点,或者milestone的方式。比如某思,以TR1~TR5进行研发进度控制

TR1:需求分析、芯片架构、IP选型等前期评审

TR2:子模块架构、PPA分析、架构优化

TR3:RTL开发,验证、集成、综合等。其中又有50%RTL(代码完成)、85%RTL(完成所有用例验证,后端开始try流程)、95%RTL(MEMfreeze,完成质量活动)、100%RTL(RTL交付)

在代码freze之前,有综合、lint检查、cdc分析、pt分析、FM(形式化验证)、帕拉丁平台emu、FPGA原型验证等工作。

而面试官又容易问到给后端的交付件包括哪些?

包括原始代码、网表、filelist、dont_touch_list、sdc(时序约束文件)、upf(电源域描述文件)、fsdb(仿真波形文件)

TR4:后端设计、后仿真、ECO等工作。交付给后端到tape_out通常需要两个月左右时间。


TR5:样片回片测试。

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 1
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值