cadence使用——北京理工大学集成电路设计实践二

实验一：比较器电路的设计与仿真

一、实验目的

（1）熟悉 cadence 软件环境；

（2）了解模拟集成电路设计的基本流程和方法；

（3）理解比较器的基本工作原理及设计方法；

（4）设计比较器电路并满足最小分辨率的要求

二、实验原理

常见的比较器是一个比较两个输入信号并产生一个二进制数字输出的电路。当正、负输入差为正和负时，分别对应输出端的高电平和低电平。

本实验要求设计一个应用在逐次逼近式模数转换器（SAR ADC）中的异步比较器，其电路图如图：

该比较器应用于6位逐次逼近式模数转换器，对于比较器要求分辨率要小于模数转换器最小分辨电压的一半，因此本实验的要求比较器可分辨的最小电压为：

三、实验内容

搭建比较器电路：

分别设置vip，vin为两个阶跃信号，得到比较器的输出结果。

时钟设置成10n方波，占空比50%.

实验二：时序电路的设计与仿真

一、实验目的

（1）熟悉 cadence 软件环境；

（2）了解模拟集成电路设计的基本流程和方法；

（3）理解时序电路的基本工作原理及设计方法

二、实验原理

6 bit 逐次逼近式模数转换器（SAR ADC）的时序电路设计。时序电路在逐次逼近式模数转换器中起到逻辑控制的作用，是实现二进制搜索算法的核心。本实验由D触发器、与门、或门以及非门（反相器）构成时序控制电路，其电路结构框图如图：

该库中的 D 触发器没有复位端，因此我们需要在电路中将 d_ff 与 and_gate接在一起，做出一个带复位端的 D 触发器，并包装成 cell：

封装：

按指导书设置参数和仿真参数

得到仿真电路图如下：

 

实验三：逐次逼近型模数转换器的设计与仿真

一、实验目的

（1）熟悉 cadence 软件环境；

（2）了解模拟集成电路设计的基本流程和方法；

（3）理解模数转换器电路的基本工作原理及设计方法；

二、实验原理及内容

逐次逼近式模数转换器（ Successive Approximation Register ，Analog-to-Digital Converter，SAR ADC）基于二进制搜索算法使输出逐次逼近输入的模拟信号。逐次逼近式模数转换器的基本结构如图，主要由采样/保持电路、数模转换器（DAC）、比较器、数字控制部分和其他模拟电路组成，核心是 DAC、比较器和数字控制部分。

通常将模拟输入信号转换成 N bit 数字输出的逐次逼近模数转换器需要 N个转换周期。首先模拟输入信号 Vin 被采样保持单元采用并保持，作为比较器的一个输入，然后数字控制部分将逐次逼近寄存器（SAR）最高位（MSB）预置 1，其他位全部清零，DAC 在 Vref 和 SAR 的控制下输出 1/2 Vref 送入比较器的另一端。如果 Vin > 1/2 Vref，那么比较器输出 1，SAR 最高位定为 1；否则，如果Vin < 1/2 Vref，那么比较器输出 0，SAR 最高位定为 0。这样，逐次逼近 ADC的最高位就确定了，接下来再确定次高位。保证最高位不变的情况下，先预置SAR次高位为1，如果前一个转换周期确定的MSB = 1，那么此时DAC输出3/4 Vref，Vin 与 3/4 Vref 比较大小，从而确定 SAR 次高位；如果前一个转换周期确定的MSB = 0，那么此时 DAC 输出 1/4 Vref，Vin 与 1/4 Vref 比较大小，从而确定SAR 次高位。其他各低位依此类推，直到 SAR 的最低位（LSB）确定为止，这样SAR 的值即逐次逼近 ADC 的最终输出。

仿真电路图：

整体电路：

 电容阵部分：

 

 SAR的DAC部分：

 DAC电路：

 

 还原波形部分：

 

按照实验指导书仿真：

直流仿真：

 采样波形结果：

进阶部分：

能否搭建D触发器，而非直接调用理想模型，来实现相关的控制。

D触发器搭建：

非门：

 

 传输门：

构建D触发器：

原理：

同样构建上面实验二的时序电路图，得到一个波形：

 虽然可以计数，但是有两段冗余的部分，无法进行进一步的仿真，不能作为时序。所以，构建的D触发器，应用在还原波形部分的位置。

构建后如下：

实验分析：

       在搭建d_ff时，cmos管的参数设置没有一个能肯定的值，不知道具体该如何去计算。所以在进行仿真时出现了上图时序部分的问题。