硬件基础——上电时序

题记：设计中，未知状态是极其危险的。

在fpga启动之后，电路会按fpga的时序进行。那在fpga启动之前呢？

pin是高阻还是低阻？

这里取决于一个引脚，比如xilinx-A7,在bank14里，有一个pin,如果接了上拉，那么fpga启动前所有引脚都是低电平，反之亦然。

应用：比如一个引脚是reset,高电平有效，那么fpga启动前这个引脚是低电平，启动后才会是正常时序，可是在这之前，这个被驱动的芯片已经运行了一会了，所以把fpga的启动前引脚设成高电平才是比较符合设计思路的设计。