![](https://img-blog.csdnimg.cn/0527f9465c5c453e94e8becc34cc997a.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
Verilog
文章平均质量分 87
Verilog语法相关笔记。
YprgDay
总结、记录自己的学习过程,一个菜鸟的进阶之路!
展开
-
锁存器(Latch)的产生与特点
Latch 是什么,以及它的产生、危害、如何避免等相关知识。原创 2024-06-06 22:12:34 · 1361 阅读 · 0 评论 -
Verilog中reg和wire的区别总结
Verilog中reg和wire的区别总结。转载 2024-06-03 16:33:45 · 147 阅读 · 0 评论 -
Verilog仿真跨模块调用内部信号的方法
跨模块调用内部信号的一种方法。原创 2024-04-17 14:28:00 · 857 阅读 · 3 评论 -
Verilog参数定义与例化模块中的参数修改
本文对Verilog中参数的定义与仿真模块中的参数修改语法进行总结。原创 2023-09-27 19:42:28 · 2737 阅读 · 2 评论 -
Verilog仿真文件中的阻塞和非阻塞赋值问题探讨
本文对Verilog仿真文件中的阻塞和非阻塞赋值问题进行了测试验证与探讨。原创 2023-09-27 19:14:09 · 916 阅读 · 0 评论 -
Verilog 文件操作:$readmemh和$readmemb的使用
Verilog 文件操作:$readmemh和$readmemb的使用总结。原创 2023-09-16 21:33:12 · 1537 阅读 · 0 评论 -
【HDLBits网页知识提炼】Verilog Language部分
本系列对Verilog学习网站HDLBits网页上的知识点进行提炼总结,结合前辈的中文导学部分整理,用于自我学习。原创 2023-07-24 20:52:36 · 302 阅读 · 0 评论