Verilog仿真文件中的阻塞和非阻塞赋值问题探讨

已于 2023-09-28 09:23:56 修改
阅读量693 收藏 3
点赞数 2
分类专栏： # 数字设计基础 文章标签： fpga开发 Verilog 阻塞与非阻塞 仿真注意事项
于 2023-09-27 19:14:09 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_48412658/article/details/133362051
版权

文章目录


在 RTL 代码中我们知道如果表达组合逻辑时使用“=”赋值，表达时序逻辑时使用“<=”赋值，如果我们不按照这种规则来设计往往会得到意想不到的答案。虽然说在 Testbench 中我们对赋值号的要求并不是很在意，使用“=”和“<=”赋值均可，都能够仿真出来结果，且最后不会被综合成实际的电路，不会影响功能。网络上的各种资料教程也各有不同的写法，难道在 Testbench 中随便使用“=”和“<=”赋值真的对测试没有任何影响吗？经过下面的测试验证我们得到了出乎意料的答案。

测试验证

RTL代码

首先编写被测试测RTL代码：一个简单的两输入 1bit 数据相与后通过寄存器输出。

//========================================================================
// 	module_name.v	:rtl_template.v
// 	Created on		:2023-9-27
// 	Author			:YprgDay
// 	Description		:用于Verilog仿真文件中的阻塞和非阻塞问题探讨
//========================================================================
module test
(
	//=========================< Port Name >==============================
	//input
	input 		wire 					sys_clk	  	 		,
	input 		wire					sys_rst_n			,
	input 	  	wire    				in1					,
	input 	  	wire 					in2					,
		                                                    
	//output	                                            
	output		reg						out					
);

	//=========================< Always block >===========================
	//sequential logic
	//block description:用于两输入的与
	always @(posedge sys_clk or negedge sys_rst_n)	begin
		if(sys_rst_n == 1'b0)begin
			out <=	1'b0		;
		end
		else	begin
			out <=	in1 & in2	;
		end
	end	

endmodule

一、时钟初始值为1’b1

1.1、时钟用“=”赋值，输入信号用“<=”赋值(correct)

仿真代码：

`timescale 1ns/1ns

module tb_test();

reg sys_clk;
reg sys_rst_n;
reg in1;
reg in2;

wire out;

//初始化
initial begin
sys_clk 	 = 1'b1;
sys_rst_n 	<= 1'b0;
in1 		<= 1'b0;
in2 		<= 1'b0;
#200
sys_rst_n 	<= 1'b1;
end

//产生 50Mhz 的时钟
always #10 sys_clk = ~sys_clk;

always #10 in1 <= {$random};
always #10 in2 <= {$random};

//------------------------test_isnt------------------------
test test_inst(
.sys_clk (sys_clk ), //input sys_clk
.sys_rst_n (sys_rst_n ), //input sys_rst_n
.in1 (in1 ), //input in1
.in2 (in2 ), //input in2

.out (out ) //output out
);

endmodule

仿真波形效果：

仿真结果同 RTL 逻辑代码实现的功能一致。

此处是220ns后两个时钟周期高，340ns后一个时钟周期高。同时还测试了该情况下的“|”、“+”、“^”运算均正确。

在这里插入图片描述

1.2、时钟和输入信号都用“<=”赋值(error)

仿真代码：

`timescale 1ns/1ns

module tb_test();

reg sys_clk;
reg sys_rst_n;
reg in1;
reg in2;

wire out;

//初始化
initial begin
sys_clk 	<= 1'b1;
sys_rst_n 	<= 1'b0;
in1 		<= 1'b0;
in2 		<= 1'b0;
#200
sys_rst_n 	<= 1'b1;
end

//产生 50Mhz 的时钟
always #10 sys_clk <= ~sys_clk;

always #10 in1 <= {$random};
always #10 in2 <= {$random};

//------------------------test_isnt------------------------
test test_inst(
.sys_clk (sys_clk ), //input sys_clk
.sys_rst_n (sys_rst_n ), //input sys_rst_n
.in1 (in1 ), //input in1
.in2 (in2 ), //input in2

.out (out ) //output out
);

endmodule

仿真波形效果：

与1.1中相比。此处是200ns后一个时钟周期高，320ns后一个时钟周期高。有错误，同时还测试了该情况下的“|”、“+”、“^”运算均错误。

在这里插入图片描述

1.3、时钟和输入信号都用“=”赋值(error)

仿真代码：

`timescale 1ns/1ns

module tb_test();

reg sys_clk;
reg sys_rst_n;
reg in1;
reg in2;

wire out;

//初始化
initial begin
sys_clk 	= 1'b1;
sys_rst_n 	= 1'b0;
in1 		= 1'b0;
in2 		= 1'b0;
#200
sys_rst_n 	= 1'b1;
end

//产生 50Mhz 的时钟
always #10 sys_clk = ~sys_clk;

always #10 in1 = {$random};
always #10 in2 = {$random};

//------------------------test_isnt------------------------
test test_inst(
.sys_clk (sys_clk ), //input sys_clk
.sys_rst_n (sys_rst_n ), //input sys_rst_n
.in1 (in1 ), //input in1
.in2 (in2 ), //input in2

.out (out ) //output out
);

endmodule

仿真波形效果：

与1.1中相比。此处是200ns后一个时钟周期高，320ns后一个时钟周期高。有错误，同时还测试了该情况下的“|”、“+”、“^”运算均错误。

在这里插入图片描述

1.4、时钟用“<=”赋值，输入信号用“=”赋值(error)

仿真代码：

`timescale 1ns/1ns

module tb_test();

reg sys_clk;
reg sys_rst_n;
reg in1;
reg in2;

wire out;

//初始化
initial begin
sys_clk 	<= 1'b1;
sys_rst_n 	 = 1'b0;
in1 		 = 1'b0;
in2 		 = 1'b0;
#200
sys_rst_n 	 = 1'b1;
end

//产生 50Mhz 的时钟
always #10 sys_clk = ~sys_clk;

always #10 in1 <= {$random};
always #10 in2 <= {$random};

//------------------------test_isnt------------------------
test test_inst(
.sys_clk (sys_clk ), //input sys_clk
.sys_rst_n (sys_rst_n ), //input sys_rst_n
.in1 (in1 ), //input in1
.in2 (in2 ), //input in2

.out (out ) //output out
);

endmodule

仿真波形效果：

与1.1中相比。此处是220ns后两个时钟周期高，340ns后一个时钟周期高，和1.1同，但测试了该情况下的“|”、“+”、“^”运算均有错误。

在这里插入图片描述

二、时钟初始值为1’b0

2.1、时钟用“=”赋值，输入信号用“<=”赋值(correct)

仿真代码：

`timescale 1ns/1ns

module tb_test();

reg sys_clk;
reg sys_rst_n;
reg in1;
reg in2;

wire out;

//初始化
initial begin
sys_clk 	 = 1'b0;
sys_rst_n 	<= 1'b0;
in1 		<= 1'b0;
in2 		<= 1'b0;
#200
sys_rst_n 	<= 1'b1;
end

//产生 50Mhz 的时钟
always #10 sys_clk = ~sys_clk;

always #10 in1 <= {$random};
always #10 in2 <= {$random};

//------------------------test_isnt------------------------
test test_inst(
.sys_clk (sys_clk ), //input sys_clk
.sys_rst_n (sys_rst_n ), //input sys_rst_n
.in1 (in1 ), //input in1
.in2 (in2 ), //input in2

.out (out ) //output out
);

endmodule

仿真波形效果：

仿真结果同 RTL 逻辑代码实现的功能一致。

此处是210ns后1个时钟周期高，330ns后一个时钟周期高。同时还测试了该情况下的“|”、“+”、“^”运算均正确。

在这里插入图片描述

2.2、时钟和输入信号都用“<=”赋值(error)

仿真代码：

`timescale 1ns/1ns

module tb_test();

reg sys_clk;
reg sys_rst_n;
reg in1;
reg in2;

wire out;

//初始化
initial begin
sys_clk 	<= 1'b0;
sys_rst_n 	<= 1'b0;
in1 		<= 1'b0;
in2 		<= 1'b0;
#200
sys_rst_n 	<= 1'b1;
end

//产生 50Mhz 的时钟
always #10 sys_clk <= ~sys_clk;

always #10 in1 <= {$random};
always #10 in2 <= {$random};

//------------------------test_isnt------------------------
test test_inst(
.sys_clk (sys_clk ), //input sys_clk
.sys_rst_n (sys_rst_n ), //input sys_rst_n
.in1 (in1 ), //input in1
.in2 (in2 ), //input in2

.out (out ) //output out
);

endmodule

仿真波形效果：

与2.1中相比。此处是210ns后两个时钟周期高，330ns后一个时钟周期高。有错误，同时还测试了该情况下的“|”、“+”、“^”运算均错误。

在这里插入图片描述

2.3、时钟和输入信号都用“=”赋值(error)

仿真代码：

`timescale 1ns/1ns

module tb_test();

reg sys_clk;
reg sys_rst_n;
reg in1;
reg in2;

wire out;

//初始化
initial begin
sys_clk 	= 1'b0;
sys_rst_n 	= 1'b0;
in1 		= 1'b0;
in2 		= 1'b0;
#200
sys_rst_n 	= 1'b1;
end

//产生 50Mhz 的时钟
always #10 sys_clk = ~sys_clk;

always #10 in1 = {$random};
always #10 in2 = {$random};

//------------------------test_isnt------------------------
test test_inst(
.sys_clk (sys_clk ), //input sys_clk
.sys_rst_n (sys_rst_n ), //input sys_rst_n
.in1 (in1 ), //input in1
.in2 (in2 ), //input in2

.out (out ) //output out
);

endmodule

仿真波形效果：

与2.1中相比。此处是210ns后两个时钟周期高，330ns后一个时钟周期高。有错误，同时还测试了该情况下的“|”、“+”、“^”运算均错误。

在这里插入图片描述

2.4、时钟用“<=”赋值，输入信号用“=”赋值(error)

仿真代码：

`timescale 1ns/1ns

module tb_test();

reg sys_clk;
reg sys_rst_n;
reg in1;
reg in2;

wire out;

//初始化
initial begin
sys_clk 	<= 1'b0;
sys_rst_n 	 = 1'b0;
in1 		 = 1'b0;
in2 		 = 1'b0;
#200
sys_rst_n 	 = 1'b1;
end

//产生 50Mhz 的时钟
always #10 sys_clk = ~sys_clk;

always #10 in1 = {$random};
always #10 in2 = {$random};

//------------------------test_isnt------------------------
test test_inst(
.sys_clk (sys_clk ), //input sys_clk
.sys_rst_n (sys_rst_n ), //input sys_rst_n
.in1 (in1 ), //input in1
.in2 (in2 ), //input in2

.out (out ) //output out
);

endmodule

仿真波形效果：

与2.1中相比。此处是210ns后两个时钟周期高，330ns后一个时钟周期高。有错误，同时还测试了该情况下的“|”、“+”、“^”运算均错误。

在这里插入图片描述

结论

时钟初始值为1’b1或时钟初始值为1’b0的情况下，时钟用“=”赋值，输入信号用“<=”赋值不发生错误，其他情况均有错误出现。

所以推荐在写 Testbench 的时候时钟用“=”赋值，输入信号用“<=”赋值才能够避免这种情况，这种问题的根源其实是产生的数据没有同步时钟的原因，导致产生一些错乱，这种情况在 System Verilog 中就不会差生，这也是 System Verilog 更适合作为仿真验证语言的原因之一。至于时钟的初始值是 0 还是 1 对仿真的正确性影响不大，但是推荐大家把时钟的初始值幅值为 1，方便数据的变化都是在时钟的上升沿进行，和我们的 RTL 代码更接近。

推荐书写方式：

//==========================< Reset block >============================
initial begin
	sys_clk 	 = 1'b1;
	sys_rst_n 	<= 1'b0;
	in1 		<= 1'b0;
	in2 		<= 1'b0;
	#200
	sys_rst_n 	<= 1'b1;
end

参考资料

仿真文件中的阻塞和非阻塞

YprgDay
关注
  • 2
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
[原创]使用verilog读写文件的仿真代码
09-02
自己在工作中写的，希望对有用人的下载 工作 , 原创
记录verilog的阻塞与非阻塞赋值踩到的坑
LSL233的博客
10-20 160
在最后分析和综合整个工程发现，不加上面这段代码，整个工程只消耗了六七百个逻辑单元，加上这段代码后直接飙升到两万四的逻辑单元消耗，已经严重超过了Cyclone IV E系列FPGA的总逻辑单元。排查了很久都没发现原因，突然在编译生成报告的Flow Suppressed Messages中看到这么一条警告。在某个基于Cyclone IV E系列的quartus工程中，整个工程中我写了一段多个字节异或的程序，代码如下。于是发现上述代码段中最为关键的异或运算语句不是非阻塞赋值
仿真文件中的阻塞和非阻塞
09-27
在 RTL 代码中我们知道如果表达组合逻辑时使用“=”赋值，表达时序逻辑时使用“<=”赋值，如果我们不按照这种规则来设计往往会得到意想不到的答案。虽然说在 Testbench 中我们对赋值号的要求并不是很在意，使用“=”和“<=”赋值均可，都能够仿真出来结果，且最后不会被综合成实际的电路，不会影响功能。网络上的各种资料教程也各有不同的写法，难道在 Testbench 中随便使用“=”和“<=”赋值真的对测试没有任何影响吗？经过下面的测试验证我们得到了出乎意料的答案。
关于非阻塞赋值延后一个周期的仿真例证test_delay.zip
07-30
针对之前博客——非阻塞赋值延后一个周期中的相关论述进行论证，给出充足的例证，并完善了之前部分的相关结论。
用vscode玩verilog实例一--比较器代码包（带tb文件，可编译仿真看波形）
06-05
用vscode玩verilog实例一--比较器代码包（带tb文件，可编译仿真看波形）
Verilog -- 阻塞与非阻塞的仿真与综合
darknessdarkness的博客
04-14 1181
Verilog – 阻塞与非阻塞的仿真与综合 文章目录Verilog -- 阻塞与非阻塞的仿真与综合基本概念Verilog层积事件列（stratified event queue)示例：自触发的always块阻塞和非阻塞的综合问题非阻塞赋值和$display0延时建议 参考 Clifford E. Cummings, Sunburst Design, Inc. “Nonblocking Assi...
verilog仿真中阻塞赋值和非阻塞赋值的先后问题
CcBC的博客
07-20 1495
引言 总是在阻塞赋值和非阻塞赋值这里困惑，今天有空做了个小的仿真实验，终于弄明白了这verilog仿真器中赋值时的规律，有过verilog仿真经验的直接看底部图即可。 首先引起我迷惑的是在verilog仿真的时候，总会设计到一堆信号的仿真波形图，而有时波形变换时总不是自己所想的那样，经常出现的问题就是会相差一个时钟。 默认阻塞赋值代表组合逻辑，非阻塞赋值代表时序逻辑。即"<="代表是锁存器输出，“=”代表线输出，相信看这篇文章的都懂，不懂的去看夏宇闻老师的《verilog设计》。 1代码.
Verilog -- initial块中阻塞与非阻塞赋值问题
darknessdarkness的博客
04-02 4995
Verilog initial块中阻塞与非阻塞赋值问题 问题描述 在testbench的编写中经常要做的就是在initial块中对一些信号变化进行描述。 比如希望信号start在仿真开始后第10个周期上升沿置为高电平。 对于仿真时钟一般都会这么写： always #1 clk = ~clk; 如果初始化clk = 0，那么实际上start应该在 #21；start=1; 也就是十个半周期后置...
【工程源码】 阻塞赋值与非阻塞赋值原理分析
zgmxs的专栏
02-24 762
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。 阻塞赋值，操作符为“=”，“阻塞”是指在进程语句（initial和always）中，当前的赋值语句会阻断其后语句的正常执行，也就是说后面的语句必须等到当前的赋值语句执行完毕才能执行。而且阻塞赋值可以看成是一步完成的，即：计算等号右边的值并同时赋给左边变量。 非阻塞赋值，操作符为“<...
Verilog中连续赋值语句中的错误
wsygdsghhh的博客
03-12 307
Verilog中连续赋值语句中的错误
FLASH页编程（page program）时序verilog代码及仿真工程文件
09-27
通过线性序列机对flash（m25p16）的PP指令时序代码进行编写和仿真，内含m25p16仿真模型文件，在sim文件夹flash_sim_lib中
关于verilog阻塞赋值与非阻塞赋值的一些浅见
08-10
最近学到了关于verilog的阻塞赋值与非阻塞赋值的一些区别，经过网上查阅与仿真实验，有了一些理解。希望能够记下来。
Verilog 非阻塞赋值的仿真、综合问题教程
02-12
原文名叫Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill!，本文是其中译版。
基于verilog的SPI接口设计，modelsim仿真测试。verilog代码，word文章。
05-03
基于verilog的SPI接口设计，modelsim仿真测试。SPI是Motorola公司提出的外围接口协议，它采用一个串行、同步、全双工的通信方式，解决了微处理器和外设之间的串行通信问题，并且可以和多个外设进行直接通信。用Verilog HDL语言来设计SPI接口，并在Modelsim对其进行功能的验证和仿真，以此来讨论可复用技术在现代集上成电路设计中的应用。完成了SPI-MASTER的设计，并且编写了测试程序testbench，检测SPI-MASTER模块的工作时序，通过软件仿真，来验证其功能的正确性，最终本设计达到预期目标和SPI通信要求。最后，本文还将从功能、速度、面积、成本等方面对本次设计进行分析，以此总结集成电路设计中获得的经验。
仿真文件中的阻塞和非阻塞1
08-04
1、时钟用“=”赋值，输入信号用“<=”赋值(correct) 2、时钟和输入信号都用“<=”赋值(error) 3、时钟和输入信号都用“=”赋值(error)
Verilog中的延时、阻塞与非阻塞赋值仿真设计.doc
10-11
Verilog中的延时、阻塞与非阻塞赋值仿真设计.doc
<Verilog编码与综合中的非阻塞性赋值>
04-29
在Verilog语言最难弄明白的结构中“非阻塞赋值”要算一个。甚至是一些很有经验的工程师也不完全明白“非阻塞赋值”在仿真器（符合IEEE标准的）里是怎样被设定执行的，以及什么时候该用“非阻塞赋值”。这篇文章将...
02.2 基于Verilog控制LED以不同频率闪烁
最新发布
qq_27719791的博客
04-28 370
本段代码是为Verilog初学者提供的一个名为led_blink简单实例Verilog模块，其功能是控制6个LED灯同步闪烁，每秒钟闪烁一次。使用模块级parameter关键词定义一些常量，模块级参数可以在例化模块的时候给出具体值，参数化模块使得代码更具灵活，提高可复用性。在模块接口的output接口使用reg型变量，因此代码中不再需要。使用唯一的三目运算符(?:)处理组合逻辑的多路分支。增加一组dip控制引脚，用于控制LED闪烁的速度；这样的代码，代码更简洁。
成电少年学fpga培训就业班怎么样
2301_79732264的博客
04-22 1164
成电少年学一方面通过翻转教学确保每个学学员可以融会贯通，另一方面通过反复实践、练习，让学员更好地理解复杂概念，培养解决实际问题的能力。成电少年学是专注做FPGA培训的，以就业为导向，学习FPGA还是很有前途的，如果你是像电气、通信、自动化、物联网、集成电路这类专业，又不是名校高学历的，确实有必要可以考虑下校外培训机构。在整个圈内都是很全面的，覆盖面广，既有适合初学者的入门知识，也有挑战性的高级技术。，成电少年学的教资队伍还是比较资深厚，背靠电子科技大学广东研究院，不仅有深厚的理论知识，还有实际项目的经验。
verilog中仿真时阻塞语句和非阻塞语句的区别
05-03
在 Verilog 中，阻塞语句和非阻塞语句是用来描述时序逻辑的两种不同的方式。 阻塞语句使用“=”赋值符号，它在执行时会阻塞当前语句的执行，直到该语句执行完成才会执行下一条语句。阻塞语句的执行顺序与代码书写...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值