FPGA时序分析与时序约束之FPGA内部传输模型分析

最新推荐文章于 2024-09-11 11:09:59 发布

小小低头哥

最新推荐文章于 2024-09-11 11:09:59 发布

阅读量165

点赞数

分类专栏：小梅哥FPGA时序约束与分析文章标签： fpga开发

本文链接：https://blog.csdn.net/weixin_49429082/article/details/130240368

版权

6 篇文章 2 订阅

订阅专栏

本文介绍了FPGA设计中的时序分析和时序约束概念，包括数据和时钟传输路径、时钟偏斜以及关键参数如Tco、Tsu和Slack的定义。时序分析确保数据正确传输，时序约束指导EDA工具优化布局。文章还探讨了数据传输模型和满足建立时间要求的重要性。

摘要由CSDN通过智能技术生成

FPGA时序分析和时序约束

时序分析：时序分析的目的是通过分析FPGA设计中各个寄存器之间的数据和时钟传输路径，来分析数据延迟和时钟延迟之间的关系，一个设计OK的系统，必然能够保证整个系统中所有寄存器都能够正确的寄存数据。

数据和时钟传输路径是由EDA软件，通过针对特定器件布局布线得到的。

时序约束：两个作用

在这里插入图片描述

图1 FPGA数据传输模型

在这里插入图片描述

图2 FPGA数据传输模型

T_co : **时钟上升沿到达D触发器 ** 到 数据输出端到Q端的延迟
T_su: 建立时间，目的寄存器自身的特性决定，在时钟上升沿达到其时钟接口时，其数据输入端（D）的数据必须提前Nns稳定下来，否则无法确保数据正常存储。
T_data也就是说数据从源触发器数据输入端到目的触发器数据输入端所花费的时间，必须在一个时钟周期内实现（对于两个触发器而言）。假设时钟周期为T_clk=20ns，T_su=1ns，则此传输时间必须小于20ns-1ns=19ns