FPGA原理和结构

FPGA的结构

由逻辑块，IO块，开关块，布线要素组成

查找表的性能权衡

对逻辑块功能影响最大的是查找表的大小。查找表的输入大小对逻辑块和FPGA的面积和延迟有着密切的关系。
增加查找表的输入可以降低逻辑深度，增加电路速度，但输入数小于查找表的输入数会造成资源的浪费。，减小查找表的输入会降低电路的速度，但对改善面积效率有帮助。

自适应查找表

可以通过分解来实现多个逻辑。

布线结构

主要的布线结构有完全连接型，一维阵列型，岛型，层次型。要决定布线架构，还要考虑晶体管和三态缓冲器之间的平衡。在较短路径使用晶体管可以减少开关的数量，但会影响信号的质量，三态缓冲器适合长距离的连线。

开关的结构

开关有不相交型，通用型，威尔顿型。

数据选择器的结构

一般4输入数据选择器延迟最优，8输入面积延迟成绩最优。

连接块

对布线通道和逻辑块输入输出，一般采用稀疏开关矩阵。需要找到布线自由度和面积之间平衡最好的架构。

IO块

负责输入输出引脚和逻辑块之间的连接部分，放在电路的外围。

DSP块

将FPGA用作图像处理等领域则需要大量的乘法运算，DSP块集成了大量的乘法器，在一定程度上具有可编程性和专用电路的高效性。

硬宏

专用硬件电路。

PLL和DLL

PLL是通过增加分频器来输出不同的时钟。DLL是通过根据预先排布的延迟单元和可变延迟线来控制信号的延迟量。
PLL自由度更高，为主流架构。