51c嵌入式~电路~合集15

我自己的原文哦~      https://blog.51cto.com/whaosoft/12500927

一、蜂鸣器驱动电路

    蜂鸣器是电路设计中常用的器件，广泛用于工业控制报警、机房监控、门禁控制、计算机等电子产品作预警发声器件，驱动电路也非常简单，然而很多人在设计时往往随意设计，导 致实际电路中蜂鸣器不发声、轻微发声和乱发声的情况发生。

    下面就 3.3V NPN 三极管驱动有源蜂鸣器设计，从实际产品中分析电路设计存在的问题，提出电路的改进方案，使读者能从小小的蜂鸣器电路中学会分析和改进电路的方法，从而设计出更优秀的产品，达到抛砖引玉的效果。

常见错误接法

    上图为典型的错误接法，当 BUZZER 端输入高电平时蜂鸣器不响或响声太小。当 I/O 口为高电平时，基极电压为 3.3/4.7*3.3V≈2.3V，由于三极管的压降 0.6~0.7V，则三极管射 极电压为 2.3-0.7=1.6V，驱动电压太低导致蜂鸣器无法驱动或者响声很小。

    上图为第二种典型的错误接法，由于上拉电阻R2，BUZZER 端在输出低电平时，由于 电阻R1和R2的分压作用，三极管不能可靠关断。

    上图为第三种错误接法，三极管的高电平门槛电压就只有 0.7V，即在 BUZZER 端输入 压只要超过0.7V就有可能使三极管导通，显然0.7V的门槛电压对于数字电路来说太低了， 电磁干扰的环境下，很容易造成蜂鸣器鸣叫。

    上图为第四种错误接法，当CPU的GPIO管脚存在内部下拉时，由于 I/O 口存在输入阻抗，也可能导致三极管不能可靠关断，而且和图3一样BUZZER端输入电压只要超过0.7V就有可能使三极管导通。

    以上几种用法我觉得也不能说是完全不行，对于器件的各种参数要求会比较局限，不利于器件选型，抗干扰性能也比较差。

NPN三极管控制有源蜂鸣器常规设计

    上图为通用有源蜂鸣器的驱动电路。电阻R1为限流电阻，防止流过基极电流过大损坏三极管。

    电阻R2有着重要的作用，第一个作用：R2 相当于基极的下拉电阻。如果A端被悬空则由于R2的存在能够使三极管保持在可靠的关断状态，如果删除R2则当BUZZER输入端悬空时则易受到干扰而可能导致三极管状态发生意外翻转或进入不期望的放大状态，造成蜂鸣器意外发声。第二个作用：R2可提升高电平的门槛电压。如果删除R2，则三极管的高电平门槛电压就只有0.7V，即A端输入电压只要超过0.7V 就有可能导通，添加R2的情况就不同了，当从A端输入电压达到约2.2V 时三极管才会饱和导通，具体计算过程如下：

    假定β =120为晶体管参数的最小值，蜂鸣器导通电流是15mA。那么集电极电流IC=15mA。则三极管刚刚达到饱和导通时的基极电流是 IB=15mA/120=0.125mA。流经R2的电流是0.7V/3.3kΩ=0.212mA，流经R1的电流 IR1=0.212mA +0.125mA=0.337 mA。最后算出BUZZER端的门槛电压是0.7V+0.337mA× 4.7kΩ=2.2839V≈2.3V。

    图中的C2为电源滤波电容，滤除电源高频杂波。C1可以在有强干扰环境下，有效的滤除干扰信号，避免蜂鸣器变音和意外发声，在 RFID射频通讯、Mifare卡的应用时，这里初步选用0.1uF 的电容，具体可以根据实际情况选择。

改进方案

    蜂鸣器竟然有EMI 辐射？！在 NPN 3.3V 控制有源蜂鸣器时，在电路的 BUZZER 输入 高电平，让蜂鸣器鸣叫，检测蜂鸣器输入管脚（NPN 三极管的C极处信号，发现蜂鸣器在发声时，向外发生1.87KHz，-2.91V 的脉冲信号，蜂鸣器自身发放脉冲如下图所示。

    在电路的BUZZER 输入20Hz的脉冲信号，让蜂鸣器鸣叫，检测蜂鸣器输入管脚处信号，发现蜂鸣器在发声时，在控制电平上叠加了1.87KHz，-2.92V 的脉冲信号，并且在蜂鸣器关断时出现正向尖峰脉冲（≥10V），如下图所示。

    上图中1.87KHz，-2.92V 的脉冲信号应该是有源蜂鸣器内部震荡源释放出来的信号。常用有源蜂鸣器主要分为压电式、 电磁震荡式两种， iMX283 开发板上用的是压电式蜂鸣器，压电式蜂鸣器主要由多谐振荡器、压电蜂鸣片、阻抗匹配器及共鸣箱、外壳等组成，而多谐震荡器由晶体管或集成电路构成，我们所用的蜂鸣器内部含有晶体管震荡电路（有兴趣的朋友可以自己拆开看看）。

    有源蜂鸣器产生脉冲信号能量不是很强，可以考虑增加滤波电容将脉冲信号滤除。在有源蜂鸣器的两端添加一个104的滤波电容，脉冲信号削减到-110mV，减少蜂鸣器自身发放脉冲如下图所示，但顶部信号由于电容充电过慢，有点延时。

    消除蜂鸣器EMI辐射，NPN 有源蜂鸣器控制电路改善后电路图如下所示。

兼容性设计

    作为标准电路，需要考虑电路的兼容性问题，比如同样耐压不同功率的有源蜂鸣器，有 源蜂鸣器和无源蜂鸣器的兼容性问题。​

兼容同样耐压不同功率的有源蜂鸣器电路设计

    为了电路的兼容性和可扩展性，电路需要考虑兼容不同厂家和不同功率的蜂鸣器。同一 个耐压的蜂鸣器主要是蜂鸣器的内阻和工作电流不一样，一般 3V~5V 耐压的蜂鸣器，不同功率的蜂鸣器导通电流是 10mA~80mA。我们按照最大功率的蜂鸣器去设计电路即可，即三极管的推动电流按照 80 mA 设计。

    假定：β＝120 为晶体管参数的最小值，蜂鸣器导通电流是 80 mA。那么集电极电流 IC ＝80 mA。则三极管刚刚达到饱和导通时的基极电流 IB＝80mA／ 120＝0.667mA。流经 R2的电流是 0.7V／ 3.3kΩ＝ 0.212mA，所以流经 R1 的电流应该是 IR1=0.667mA +0.125mA=0.792mA。BUZZER 端的门槛电压是设定在 2.2V，那么 R1=(2.2V-0.7V)/ 0.792mA=1.89K。电阻取常规 2K 即可。

    如果电路更换功率稍大一点的有源蜂鸣器，可以按照上面的计算方法计算 R1 的大小。​

兼容有源蜂鸣器和无源蜂鸣器电路设计

    在电路的设计过程中，往往会碰到需求变更，比如项目前期，对蜂鸣器的发声频率没有 要求，但后期有要求，需要更换为无源蜂鸣器，这时就需要修改电路图，甚至修改 PCB， 这样就增加了改动成本、周期和风险。

    有源蜂鸣器和无源蜂鸣器的驱动电路区别主要在于无源蜂鸣器本质上是一个感性元件， 其电流不能瞬变，因此必须有一个续流二极管提供续流。否则，在蜂鸣器两端会有反向感应 电动势，产生几十伏的尖峰电压，可能损坏驱动三极管，并干扰整个电路系统的其它部分。而如果电路中工作电压较大，要使用耐压值较大的二极管，而如果电路工作频率高，则要选 用高速的二极管。这里选择的是 IN4148 的开关二极管。NPN 无源蜂鸣器控制电路图如下所示。

二、LC振荡器的工作原理

电感器是由电线线圈组成的设备，包裹在磁性材料上。电容器是包含两个金属板的设备。如果我们在电路中将电感器和电容器连接在一起，电流和电压会振荡，我们称这些振荡的频率为该电路的“谐振频率”。该频率由电感的感值和电容的容值决定。由于电线线的电阻，振动幅度将逐渐减小。如果该电路中的导线没有电阻，这些振动将永远持续下去。

    另一方面，假设我们的电路是仅由一个电容器和一个电阻器组成。一旦电容器放电，电阻两端的电压将为0。一旦电阻两端的电压为0，就不会有电流流过。如果没有电流流过，那么电容器将永远无法充电。但是，与电阻不同，电感是一种试图防止流过它的电流量发生任何变化的器件。如果电流试图停止流动，电感将施加力以保持电流通过。

    在包含电阻的电路中，当电容器完全放电时，电流降为0；如果我们用电感代替电阻，那么当电流试图减小时，电感将施加力以保持电流流动。然后，该电流将以相反的方向给电容器充电。然后，电容器将要放电，并且此循环将重复进行。

    假设交在该电路旁边，有一个交流电压源，具有与这些振荡完全相同的频率。如果我们添加一个电阻，电阻两端的电压始终相等，这意味着电阻两端的电压降始终为0。如果电阻两端的电压降始终为0，那么就没有电流通过。从交流电压源的角度来看，电感器和电容器的并联为开路。且可以用开路代替。而交流电压源不会知道两者之间的差异，因为无论哪种情况，电流都不会流过交流电源。

    现在，假设我们采用与以前相同的电感器和电容器，我们将它们串联。由于此电路中所有组件都是串联连接的，因此每个点流过的电流量完全相同。电感与电容组合的谐振频率，仍和以前一样。在组件串联的情况下，电感器电容器组合就像短路一样。该串联的电感器和电容器可以替换为短路，而交流电压源不会知道两者之间的差异，因为会流过完全相同的电流，像以前一样流过交流电压源。然而，仅当电压源的频率恰好等于谐振频率。电压源的频率越接近谐振频率，电感器与电容器的串联组合越像短路，并且，电流的幅度将更大。如果电感器与电容器并联，则情况相反，电压源的频率越接近谐振频率，电感器与电容器的串联组合越像开路，并且流过电压源的电流越低。

三、5V 转 3.3V 的 19 种电路

一、使用LDO稳压器，从5V电源向3.3V系统供电

标准三端线性稳压器的压差通常是 2.0-3.0V。要把 5V 可靠地转换为  3.3V，就不能使用它们。压差为几百个毫伏的低压降 （Low Dropout， LDO）稳压器，是此类应用的理想选择。图 1-1 是基本LDO  系统的框图，标注了相应的电流。从图中可以看出， LDO 由四个主要部分组成：

1. 导通晶体管

2. 带隙参考源

3. 运算放大器

4. 反馈电阻分压器

在选择 LDO 时，重要的是要知道如何区分各种LDO。器件的静态电流、封装大小和型号是重要的器件参数。根据具体应用来确定各种参数，将会得到最优的设计。

LDO的静态电流IQ是器件空载工作时器件的接地电流 IGND。IGND 是 LDO 用来进行稳压的电流。当IOUT>>IQ 时， LDO 的效率可用输出电压除以输入电压来近似地得到。然而，轻载时，必须将  IQ 计入效率计算中。具有较低 IQ 的 LDO 其轻载效率较高。轻载效率的提高对于 LDO 性能有负面影响。静态电流较高的 LDO  对于线路和负载的突然变化有更快的响应。

二、采用齐纳二极管的低成本供电系统

这里详细说明了一个采用齐纳二极管的低成本稳压器方案。

可以用齐纳二极管和电阻做成简单的低成本 3.3V稳压器，如图 2-1  所示。在很多应用中，该电路可以替代 LDO 稳压器并具成本效益。但是，这种稳压器对负载敏感的程度要高于 LDO 稳压器。另外，它的能效较低，因为 R1 和 D1 始终有功耗。R1 限制流入D1 和 PICmicro® MCU的电流，从而使VDD  保持在允许范围内。由于流经齐纳二极管的电流变化时，二极管的反向电压也将发生改变，所以需要仔细考虑 R1 的值。

R1 的选择依据是：在最大负载时——通常是在PICmicro MCU  运行且驱动其输出为高电平时——R1上的电压降要足够低从而使PICmicro MCU有足以维持工作所需的电压。同时，在最小负载时——通常是  PICmicro MCU 复位时——VDD 不超过齐纳二极管的额定功率，也不超过 PICmicro MCU的最大 VDD。

三、采用3个整流二极管的更低成本供电系统

图 3-1 详细说明了一个采用 3 个整流二极管的更低成本稳压器方案。

我们也可以把几个常规开关二极管串联起来，用其正向压降来降低进入的 PICmicro MCU 的电压。这甚至比齐纳二极管稳压器的成本还要低。这种设计的电流消耗通常要比使用齐纳二极管的电路低。

所需二极管的数量根据所选用二极管的正向电压而变化。二极管 D1-D3  的电压降是流经这些二极管的电流的函数。连接 R1 是为了避免在负载最小时——通常是 PICmicro MCU  处于复位或休眠状态时——PICmicro MCU VDD 引脚上的电压超过PICmicro MCU 的最大 VDD 值。根据其他连接至VDD  的电路，可以提高R1 的阻值，甚至也可能完全不需要 R1。二极管 D1-D3 的选择依据是：在最大负载时——通常是 PICmicro MCU  运行且驱动其输出为高电平时——D1-D3 上的电压降要足够低从而能够满足 PICmicro MCU 的最低 VDD 要求。

四、使用开关稳压器，从5V电源向3.3V系统供电

如图 4-1  所示，降压开关稳压器是一种基于电感的转换器，用来把输入电压源降低至幅值较低的输出电压。输出稳压是通过控制 MOSFET Q1  的导通（ON）时间来实现的。由于 MOSFET 要么处于低阻状态，要么处于高阻状态（分别为 ON  和OFF），因此高输入源电压能够高效率地转换成较低的输出电压。

当 Q1 在这两种状态期间时，通过平衡电感的电压- 时间，可以建立输入和输出电压之间的关系。

对于 MOSFET Q1，有下式：

在选择电感的值时，使电感的最大峰 - 峰纹波电流等于最大负载电流的百分之十的电感值，是个很好的初始选择。

在选择输出电容值时，好的初值是：使 LC 滤波器特性阻抗等于负载电阻。这样在满载工作期间如果突然卸掉负载，电压过冲能处于可接受范围之内。

在选择二极管 D1 时，应选择额定电流足够大的元件，使之能够承受脉冲周期 （IL）放电期间的电感电流。

数字连接

在连接两个工作电压不同的器件时，必须要知道其各自的输出、输入阈值。知道阈值之后，可根据应用的其他需求选择器件的连接方法。表 4-1 是本文档所使用的输出、输入阈值。在设计连接时，请务必参考制造商的数据手册以获得实际的阈值电平。

五、3.3V →5V直接连接

将 3.3V 输出连接到 5V 输入最简单、最理想的方法是直接连接。直接连接需要满足以下 2 点要求：

• 3.3V输出的 VOH 大于 5V 输入的 VIH

• 3.3V输出的 VOL 小于 5V 输入的 VIL

能够使用这种方法的例子之一是将 3.3V LVCMOS输出连接到 5V TTL 输入。从表 4-1 中所给出的值可以清楚地看到上述要求均满足。

3.3V LVCMOS 的 VOH （3.0V）大于5V TTL 的VIH （2.0V）且3.3V LVCMOS 的 VOL （0.5V）小于 5V TTL 的VIL （0.8V）。

如果这两个要求得不到满足，连接两个部分时就需要额外的电路。可能的解决方案请参阅技巧 6、7、 8 和 13。

六、3.3V→5V使用MOSFET转换器

如果 5V 输入的 VIH 比 3.3V CMOS 器件的 VOH 要高，则驱动任何这样的 5V 输入就需要额外的电路。图 6-1 所示为低成本的双元件解决方案。

在选择 R1 的阻值时，需要考虑两个参数，即：输入的开关速度和 R1 上的电流消耗。当把输入从 0切换到 1 时，需要计入因 R1 形成的 RC 时间常数而导致的输入上升时间、 5V 输入的输入容抗以及电路板上任何的杂散电容。输入开关速度可通过下式计算：

由于输入容抗和电路板上的杂散电容是固定的，提高输入开关速度的惟一途径是降低  R1 的阻值。而降低 R1 阻值以获取更短的开关时间，却是以增大5V 输入为低电平时的电流消耗为代价的。通常，切换到 0 要比切换到 1  的速度快得多，因为 N 沟道 MOSFET 的导通电阻要远小于 R1。另外，在选择 N 沟道 FET 时，所选 FET 的VGS 应低于3.3V 输出的 VOH。

七、3.3V→5V使用二极管补偿

表 7-1 列出了 5V CMOS 的输入电压阈值、 3.3VLVTTL 和 LVCMOS 的输出驱动电压。

从上表看出， 5V CMOS 输入的高、低输入电压阈值均比 3.3V 输出的阈值高约一伏。因此，即使来自 3.3V 系统的输出能够被补偿，留给噪声或元件容差的余地也很小或者没有。我们需要的是能够补偿输出并加大高低输出电压差的电路。

输出电压规范确定后，就已经假定：高输出驱动的是输出和地之间的负载，而低输出驱动的是 3.3V和输出之间的负载。如果高电压阈值的负载实际上是在输出和 3.3V 之间的话，那么输出电压实际上要高得多，因为拉高输出的机制是负载电阻，而不是输出三极管。

如果我们设计一个二极管补偿电路 （见图 7-1），二极管 D1 的正向电压  （典型值 0.7V）将会使输出低电压上升，在 5V CMOS 输入得到 1.1V 至1.2V 的低电压。它安全地处于 5V CMOS  输入的低输入电压阈值之下。输出高电压由上拉电阻和连至3.3V 电源的二极管 D2 确定。这使得输出高电压大约比 3.3V 电源高  0.7V，也就是 4.0 到 4.1V，很安全地在 5V CMOS 输入阈值 （3.5V）之上。

注：为了使电路工作正常，上拉电阻必须显著小于 5V CMOS 输入的输入电阻，从而避免由于输入端电阻分压器效应而导致的输出电压下降。上拉电阻还必须足够大，从而确保加载在 3.3V 输出上的电流在器件规范之内。

八、3.3V→5V使用电压比较器

比较器的基本工作如下：

• 反相 （-）输入电压大于同相 （+）输入电压时，比较器输出切换到 Vss。

• 同相 （+）输入端电压大于反相 （-）输入电压时，比较器输出为高电平。

为了保持 3.3V 输出的极性， 3.3V 输出必须连接到比较器的同相输入端。比较器的反相输入连接到由 R1 和 R2 确定的参考电压处，如图 8-1 所示。

计算 R1 和 R2

R1 和 R2 之比取决于输入信号的逻辑电平。对于3.3V 输出，反相电压应该置于VOL 与VOH之间的中点电压。对于 LVCMOS 输出，中点电压为：

如果 R1 和 R2 的逻辑电平关系如下，

若 R2 取值为 1K，则 R1 为 1.8K。

经过适当连接后的运算放大器可以用作比较器，以将 3.3V 输入信号转换为 5V 输出信号。这是利用了比较器的特性，即：根据 “反相”输入与 “同相”输入之间的压差幅值，比较器迫使输出为高（VDD）或低 （Vss）电平。

注：要使运算放大器在 5V 供电下正常工作，输出必须具有轨到轨驱动能力。

九、5V→3.3V直接连接

通常 5V 输出的 VOH 为 4.7 伏， VOL 为 0.4 伏；而通常 3.3V LVCMOS 输入的 VIH 为 0.7 x VDD， VIL为 0.2 x VDD。

当 5V 输出驱动为低时，不会有问题，因为 0.4 伏的输出小于 0.8  伏的输入阈值。当 5V 输出为高时， 4.7 伏的 VOH 大于 2.1 伏  VIH，所以，我们可以直接把两个引脚相连，不会有冲突，前提是3.3V CMOS 输出能够耐受 5 伏电压。

如果 3.3V CMOS 输入不能耐受 5 伏电压，则将出现问题，因为超出了输入的最大电压规范。可能的解决方案请参见技巧 10-13。

十、5V→3.3V使用二极管钳位

很多厂商都使用钳位二极管来保护器件的 I/O  引脚，防止引脚上的电压超过最大允许电压规范。钳位二极管使引脚上的电压不会低于 Vss 超过一个二极管压降，也不会高于 VDD  超过一个二极管压降。要使用钳位二极管来保护输入，仍然要关注流经钳位二极管的电流。流经钳位二极管的电流应该始终比较小  （在微安数量级上）。如果流经钳位二极管的电流过大，就存在部件闭锁的危险。由于5V 输出的源电阻通常在 10Ω  左右，因此仍需串联一个电阻，限制流经钳位二极管的电流，如图 10-1所示。使用串联电阻的后果是降低了输入开关的速度，因为引脚 （CL）上构成了  RC 时间常数。

如果没有钳位二极管，可以在电流中添加一个外部二极管，如图 10-2 所示。

十一、一5V→3.3V有源钳位

使用二极管钳位有一个问题，即它将向 3.3V 电源注入电流。在具有高电流  5V 输出且轻载 3.3V 电源轨的设计中，这种电流注入可能会使 3.3V 电源电压超过 3.3V。为了避免这个问题，可以用一个三极管来替代，三极管使过量的输出驱动电流流向地，而不是 3.3V 电源。设计的电路如图 11-1 所示。

Q1的基极-发射极结所起的作用与二极管钳位电路中的二极管相同。区别在于，发射极电流只有百分之几流出基极进入 3.3V  轨，绝大部分电流都流向集电极，再从集电极无害地流入地。基极电流与集电极电流之比，由晶体管的电流增益决定，通常为10-400，取决于所使用的晶体管。

十二、5V→3.3V电阻分压器

可以使用简单的电阻分压器将 5V 器件的输出降低到适用于 3.3V 器件输入的电平。这种接口的等效电路如图 12-1 所示。

通常，源电阻 RS 非常小 （小于 10Ω），如果选择的 R1 远大于RS 的话，那么可以忽略 RS 对 R1 的影响。在接收端，负载电阻 RL 非常大 （大于500 kΩ），如果选择的R2远小于RL的话，那么可以忽略 RL 对 R2 的影响。

在功耗和瞬态时间之间存在取舍权衡。为了使接口电流的功耗需求最小，串联电阻  R1 和 R2 应尽可能大。但是，负载电容 （由杂散电容 CS 和 3.3V 器件的输入电容 CL  合成）可能会对输入信号的上升和下降时间产生不利影响。如果 R1 和 R2 过大，上升和下降时间可能会过长而无法接受。

如果忽略 RS 和 RL 的影响，则确定 R1 和 R2 的式子由下面的公式 12-1 给出。

公式 12-2  给出了确定上升和下降时间的公式。为便于电路分析，使用戴维宁等效计算来确定外加电压 VA  和串联电阻R。戴维宁等效计算定义为开路电压除以短路电流。根据公式 12-2 所施加的限制，对于图 12-1 所示电路，确定的戴维宁等效电阻 R  应为 0.66*R1，戴维宁等效电压 VA 应为0.66*VS。

例如，假设有下列条件存在：

• 杂散电容 = 30 pF

• 负载电容 = 5 pF

• 从 0.3V 至 3V 的最大上升时间 ≤ 1 μs

• 外加源电压 Vs = 5V

确定最大电阻的计算如公式 12-3 所示。

十三、3.3V→5V电平转换器

尽管电平转换可以分立地进行，但通常使用集成解决方案较受欢迎。电平转换器的使用范围比较广泛：有单向和双向配置、不同的电压转换和不同的速度，供用户选择最佳的解决方案。

器件之间的板级通讯 （例如， MCU 至外设）通过 SPI 或 I2C™ 来进行，这是最常见的。对于SPI，使用单向电平转换器比较合适；对于 I2C，就需要使用双向解决方案。下面的图 13-1 显示了这两种解决方案。

模拟

3.3V 至 5V  接口的最后一项挑战是如何转换模拟信号，使之跨越电源障碍。低电平信号可能不需要外部电路，但在 3.3V 与 5V  之间传送信号的系统则会受到电源变化的影响。例如，在 3.3V 系统中，ADC转换1V峰值的模拟信号，其分辨率要比5V系统中 ADC  转换的高，这是因为在 3.3V ADC 中，ADC 量程中更多的部分用于转换。但另一方面，3.3V  系统中相对较高的信号幅值，与系统较低的共模电压限制可能会发生冲突。

因此，为了补偿上述差异，可能需要某种接口电路。本节将讨论接口电路，以帮助缓和信号在不同电源之间转换的问题。

十四、3.3V→5V模拟增益模块

从 3.3V 电源连接至 5V 时，需要提升模拟电压。33 kΩ 和 17kΩ 电阻设定了运放的增益，从而在两端均使用满量程。11 kΩ 电阻限制了流回 3.3V 电路的电流。

十五、3.3V→5V模拟补偿模块

该模块用于补偿 3.3V 转换到 5V 的模拟电压。下面是将 3.3V  电源供电的模拟电压转换为由 5V电源供电。右上方的 147 kΩ、 30.1 kΩ 电阻以及+5V 电源，等效于串联了 25 kΩ 电阻的  0.85V 电压源。这个等效的 25 kΩ 电阻、三个 25 kΩ 电阻以及运放构成了增益为 1 V/V 的差动放大器。0.85V等效电压源将出现在输入端的任何信号向上平移相同的幅度；以 3.3V/2 = 1.65V 为中心的信号将同时以 5.0V/2 =  2.50V 为中心。左上方的电阻限制了来自 5V 电路的电流。

十六、5V→3.3V有源模拟衰减器

此技巧使用运算放大器衰减从 5V 至 3.3V 系统的信号幅值。

要将 5V 模拟信号转换为 3.3V 模拟信号，最简单的方法是使用 R1:R2 比值为 1.7:3.3 的电阻分压器。然而，这种方法存在一些问题。

1）衰减器可能会接至容性负载，构成不期望得到的低通滤波器。

2）衰减器电路可能需要从高阻抗源驱动低阻抗负载。

无论是哪种情形，都需要运算放大器用以缓冲信号。所需的运放电路是单位增益跟随器 （见图 16-1）。

电路输出电压与加在输入的电压相同。

为了把 5V 信号转换为较低的 3V 信号，我们只要加上电阻衰减器即可。

如果电阻分压器位于单位增益跟随器之前，那么将为 3.3V 电路提供最低的阻抗。此外，运放可以从3.3V 供电，这将节省一些功耗。如果选择的 X 非常大的话， 5V 侧的功耗可以最大限度地减小。

如果衰减器位于单位增益跟随器之后，那么对 5V源而言就有最高的阻抗。运放必须从 5V 供电，3V 侧的阻抗将取决于 R1||R2 的值。

十七、5V→3.3V模拟限幅器

在将 5V 信号传送给 3.3V  系统时，有时可以将衰减用作增益。如果期望的信号小于 5V，那么把信号直接送入 3.3V ADC 将产生较大的转换值。当信号接近 5V  时就会出现危险。所以，需要控制电压越限的方法，同时不影响正常范围中的电压。这里将讨论三种实现方法。

1. 使用二极管，钳位过电压至 3.3V 供电系统。

2. 使用齐纳二极管，把电压钳位至任何期望的电压限。

3. 使用带二极管的运算放大器，进行精确钳位。

进行过电压钳位的最简单的方法，与将 5V 数字信号连接至 3.3V  数字信号的简单方法完全相同。使用电阻和二极管，使过量电流流入 3.3V 电源。选用的电阻值必须能够保护二极管和 3.3V  电源，同时还不会对模拟性能造成负面影响。如果 3.3V 电源的阻抗太低，那么这种类型的钳位可能致使3.3V 电源电压上升。即使 3.3V  电源有很好的低阻抗，当二极管导通时，以及在频率足够高的情况下，当二极管没有导通时 （由于有跨越二极管的寄生电容），此类钳位都将使输入信号向 3.3V 电源施加噪声。

为了防止输入信号对电源造成影响，或者为了使输入应对较大的瞬态电流时更为从容，对前述方法稍加变化，改用齐纳二极管。齐纳二极管的速度通常要比第一个电路中所使用的快速信号二极管慢。不过，齐纳钳位一般来说更为结实，钳位时不依赖于电源的特性参数。钳位的大小取决于流经二极管的电流。这由 R1 的值决定。如果 VIN 源的输出阻抗足够大的话，也可不需要 R1。

如果需要不依赖于电源的更为精确的过电压钳位，可以使用运放来得到精密二极管。电路如图 17-3所示。运放补偿了二极管的正向压降，使得电压正好被钳位在运放的同相输入端电源电压上。如果运放是轨到轨的话，可以用 3.3V 供电。

由于钳位是通过运放来进行的，不会影响到电源。

运放不能改善低电压电路中出现的阻抗，阻抗仍为R1 加上源电路阻抗。

十八、驱动双极型晶体管

在驱动双极型晶体管时，基极 “驱动”电流和正向电流增益  （Β/hFE）将决定晶体管将吸纳多少电流。如果晶体管被单片机 I/O 端口驱动，使用端口电压和端口电流上限 （典型值 20  mA）来计算基极驱动电流。如果使用的是 3.3V 技术，应改用阻值较小的基极电流限流电阻，以确保有足够的基极驱动电流使晶体管饱和。

RBASE的值取决于单片机电源电压。公式18-1 说明了如何计算 RBASE。

如果将双极型晶体管用作开关，开启或关闭由单片机 I/O 端口引脚控制的负载，应使用最小的 hFE规范和裕度，以确保器件完全饱和。

3V 技术示例：

对于这两个示例，提高基极电流留出裕度是不错的做法。将 1mA 的基极电流驱动至 2 mA 能确保饱和，但代价是提高了输入功耗。

十九、驱动N沟道MOSFET晶体管

在选择与 3.3V 单片机配合使用的外部 N 沟道MOSFET  时，一定要小心。MOSFET 栅极阈值电压表明了器件完全饱和的能力。对于 3.3V 应用，所选 MOSFET 的额定导通电阻应针对 3V  或更小的栅极驱动电压。例如，对于具有 3.3V 驱动的100 mA负载，额定漏极电流为250 μA的FET在栅极 - 源极施加 1V  电压时，不一定能提供满意的结果。在从 5V 转换到 3V 技术时，应仔细检查栅极- 源极阈值和导通电阻特性参数，如图  19-1所示。稍微减少栅极驱动电压，可以显著减小漏电流。

对于 MOSFET，低阈值器件较为常见，其漏－源电压额定值低于 30V。漏－源额定电压大于 30V的 MOSFET，通常具有更高的阈值电压 （VT）。

如表 19-1 所示，此 30V N 沟道 MOSFET 开关的阈值电压是 0.6V。栅极施加 2.8V 的电压时，此MOSFET 的额定电阻是 35 mΩ，因此，它非常适用于 3.3V 应用。

对于 IRF7201 数据手册中的规范，栅极阈值电压最小值规定为  1.0V。这并不意味着器件可以用来在1.0V 栅 - 源电压时开关电流，因为对于低于 4.5V 的VGS  （th），没有说明规范。对于需要低开关电阻的 3.3V 驱动的应用，不建议使用 IRF7201，但它可以用于 5V 驱动应用。

四、模拟电路分析，从八大基础电路开始

在电子电路中，电源、放大、振荡和调制电路被称为模拟电子电路，因为它们加工和处理的是连续变化的模拟信号。

1 反馈

    反馈是指把输出的变化通过某种方式送到输入端，作为输入的一部分。如果送回部分和原来的输入部分是相减的，就是负反馈。

2 耦合

    一个放大器通常有好几级，级与级之间的联系就称为耦合。放大器的级间耦合方式有三种：

①RC 耦合(见图a): 优点是简单、成本低。但性能不是最佳。

② 变压器耦合(见图b):优点是阻抗匹配好、输出功率和效率高，但变压器制作比较麻烦。

③ 直接耦合(见图c): 优点是频带宽，可作直流放大器使用，但前后级工作有牵制，稳定性差，设计制作较麻烦。

3 功率放大器

    能把输入信号放大并向负载提供足够大的功率的放大器叫功率放大器。例如收音机的末级放大器就是功率放大器。

3.1 甲类单管功率放大器

    负载电阻是低阻抗的扬声器，用变压器可以起阻抗变换作用，使负载得到较大的功率。

    这个电路不管有没有输入信号，晶体管始终处于导通状态，静态电流比较大，困此集电极损耗较大，效率不高，大约只有 35 %。这种工作状态被称为甲类工作状态。这种电路一般用在功率不太大的场合，它的输入方式可以是变压器耦合也可以是 RC 耦合。

3.2 乙类推挽功率放大器

    下图是常用的乙类推挽功率放大电路。

    它由两个特性相同的晶体管组成对称电路，在没有输入信号时，每个管子都处于截止状态，静态电流几乎是零，只有在有信号输入时管子才导通，这种状态称为乙类工作状态。当输入信号是正弦波时，正半周时 VT1 导通 VT2 截止，负半周时 VT2 导通 VT1 截止。两个管子交替出现的电流在输出变压器中合成，使负载上得到纯正的正弦波。这种两管交替工作的形式叫做推挽电路。

3.3 OTL 功率放大器

    目前广泛应用的无变压器乙类推挽放大器，简称 OTL 电路，是一种性能很好的功率放大器。为了易于说明，先介绍一个有输入变压器没有输出变压器的 OTL 电路，如下图所示。

4 直流放大器

    能够放大直流信号或变化很缓慢的信号的电路称为直流放大电路或直流放大器。测量和控制方面常用到这种放大器。

4.1 双管直耦放大器

    直流放大器不能用 RC 耦合或变压器耦合，只能用直接耦合方式。下图是一个两级直耦放大器。直耦方式会带来前后级工作点的相互牵制，电路中在 VT2 的发射极加电阻 R E 以提高后级发射极电位来解决前后级的牵制。

    直流放大器的另一个更重要的问题是零点漂移。所谓零点漂移是指放大器在没有输入信号时，由于工作点不稳定引起静 态电位缓慢地变化，这种变化被逐级放大，使输出端产生虚假信号。放大器级数越多，零点漂移越严重。所以这种双管直耦放大器只能用于要求不高的场合。

4.2 差分放大器

    解决零点漂移的办法是采用差分放大器，下图是应用较广的射极耦合差分放大器。它使用双电源，其中 VT1 和 VT2 的特性相同，两组电阻数值也相同， R E 有负反馈作用。实际上这是一个桥形电路，两个 R C 和两个管子是四个桥臂，输出电压 V 0 从电桥的对角线上取出。没有输入信号时，因为 RC1=RC2 和两管特性相同，所以电桥是平衡的，输出是零。由于是接成桥形，零点漂移也很小。差分放大器有良好的稳定性，因此得到广泛的应用。

5 集成运算放大器

    集成运算放大器是一种把多级直流放大器做在一个集成片上，只要在外部接少量元件就能完成各种功能的器件。因为它早期是用在模拟计算机中做加法器、乘法器用的，所以叫做运算放大器。

6 振荡器

    不需要外加信号就能自动地把直流电能转换成具有一定振幅和一定频率的交流信号的电路就称为振荡电路或振荡器。这种现象也叫做自激振荡。或者说，能够产生交流信号的电路就叫做振荡电路。

    一个振荡器必须包括三部分：放大器、正反馈电路和选频网络。放大器能对振荡器输入端所加的输入信号予以放大使输出信号保持恒定的数值。正反馈电路保证向振荡器输入端提供的反馈信号是相位相同的，只有这样才能使振荡维持下去。选频网络则只允许某个特定频率f0能通过，使振荡器产生单一频率的输出。

    振荡器能不能振荡起来并维持稳定的输出是由以下两个条件决定的;一个是反馈电压Uf和输入电压 Ui要相等，这是振幅平衡条件。二是 Uf 和 Ui 必须相位相同，这是相位平衡条件，也就是说必须保证是正反馈。一般情况下，振幅平衡条件往往容易做到，所以在判断一个振荡电路能否振荡，主要是看它的相位平衡条件是否成立。

    振荡器按振荡频率的高低可分成超低频( 20赫以下)、低频( 20赫～ 200千赫)、高频(200千赫～ 30兆赫)和超高频( 10兆赫～ 350兆赫)等几种。按振荡波形可分成正弦波振荡和非正弦波振荡两类。

    正弦波振荡器按照选频网络所用的元件可以分成 LC 振荡器、 RC振荡器和石英晶体振荡器三种。石英晶体振荡器有很高的频率稳定度，只在要求很高的场合使用。在一般家用电器中，大量使用着各种 LC振荡器和 RC 振荡器。

6.1 LC振荡器

    LC 振荡器的选频网络是LC 谐振电路。它们的振荡频率都比较高，常见电路有 3 种。

1) 变压器反馈 LC 振荡电路

    图(a)是变压器反馈 LC 振荡电路。晶体管 VT 是共发射极放大器。变压器 T 的初级是起选频作用的 LC 谐振电路，变压器 T 的次级向放大器输入提供正反馈信号。接通电源时， LC 回路中出现微弱的瞬变电流，但是只有频率和回路谐振频率 f 0 相同的电流才能在回路两端产生较高的电压，这个电压通过变压器初次级 L1 、 L2 的耦合又送回到晶体管 V 的基极。从图(b)看到，只要接法没有错误，这个反馈信号电压是和输入信号电压相位相同的，也就是说，它是正反馈。因此电路的振荡迅速加强并最后稳定下来。

    变压器反馈 LC 振荡电路的特点是：频率范围宽、容易起振，但频率稳定度不高。它的振荡频率是：f 0 =1/2π LC 。常用于产生几十千赫到几十兆赫的正弦波信号。

2) 电感三点式振荡电路

    图(a)是另一种常用的电感三点式振荡电路。图中电感 L1 、 L2 和电容 C 组成起选频作用的谐振电路。从 L2 上取出反馈电压加到晶体管 VT 的基极。从图(b)看到，晶体管的输入电压和反馈电压是同相的，满足相位平衡条件的，因此电路能起振。由于晶体管的 3 个极是分别接在电感的 3 个点上的，因此被称为电感三点式振荡电路。

    电感三点式振荡电路的特点是：频率范围宽、容易起振，但输出含有较多高次调波，波形较差。它的振荡频率是：f 0 =1/2π LC ，其中 L=L1 + L2 + 2M 。常用于产生几十兆赫以下的正弦波信号。

3) 电容三点式振荡电路

    还有一种常用的振荡电路是电容三点式振荡电路，见图(a)。图中电感 L 和电容 C1 、 C2 组成起选频作用的谐振电路，从电容 C2 上取出反馈电压加到晶体管 VT 的基极。从图(b)看到，晶体管的输入电压和反馈电压同相，满足相位平衡条件，因此电路能起振。由于电路中晶体管的 3 个极分别接在电容 C1 、 C2 的 3 个点上，因此被称为电容三点式振荡电路。

    电容三点式振荡电路的特点是：频率稳定度较高，输出波形好，频率可以高达 100 兆赫以上，但频率调节范围较小，因此适合于作固定频率的振荡器。它的振荡频率是：f 0 =1/2π LC ，其中 C= C 1 +C 2 。

    上面 3 种振荡电路中的放大器都是用的共发射极电路。共发射极接法的振荡器增益较高，容易起振。也可以把振荡电路中的放大器接成共基极电路形式。共基极接法的振荡器振荡频率比较高，而且频率稳定性好。

6.2 RC 振荡器

    RC 振荡器的选频网络是 RC 电路，它们的振荡频率比较低。常用的电路有两种。

1) RC 相移振荡电路

    RC 相移振荡电路的特点是：电路简单、经济，但稳定性不高，而且调节不方便。一般都用作固定频率振荡器和要求不太高的场合。它的振荡频率是：当 3 节 RC 网络的参数相同时：f 0 = 1 2π 6RC 。频率一般为几十千赫。

2) RC 桥式振荡电路

    RC 桥式振荡电路的性能比 RC 相移振荡电路好。它的稳定性高、非线性失真小，频率调节方便。它的振荡频率是：当 R1=R2=R 、 C1=C2=C 时 f 0 = 1 2πRC 。它的频率范围从 1 赫～ 1 兆赫。

7 调幅和检波电路

    广播和无线电通信是利用调制技术把低频声音信号加到高频信号上发射出去的。在接收机中还原的过程叫解调。其中低频信号叫做调制信号，高频信号则叫载波。常见的连续波调制方法有调幅和调频两种，对应的解调方法就叫检波和鉴频。

7.1 调幅电路

    调幅是使载波信号的幅度随着调制信号的幅度变化，载波的频率和相位不变。能够完成调幅功能的电路就叫调幅电路或调幅器。

    调幅是一个非线性频率变换过程，所以它的关键是必须使用二极管、三极管等非线性器件。根据调制过程在哪个回路里进行可以把三极管调幅电路分成集电极调幅、基极调幅和发射极调幅 3 种。下面举集电极调幅电路为例。

    上图是集电极调幅电路，由高频载波振荡器产生的等幅载波经 T1 加到晶体管基极。低频调制信号则通过 T3 耦合到集电极中。C1 、 C2 、 C3 是高频旁路电容， R1 、 R2 是偏置电阻。集电极的 LC 并联回路谐振在载波频率上。如果把三极管的静态工作点选在特性曲线的弯曲部分，三极管就是一个非线性器件。因为晶体管的集电极电流是随着调制电压变化的， 所以集电极中的 2 个信号就因非线性作用而实现了调幅。由于 LC 谐振回路是调谐在载波的基频上，因此在 T2 的次级就可得到调幅波输出。

7.2 检波电路

    检波电路或检波器的作用是从调幅波中取出低频信号。它的工作过程正好和调幅相反。检波过程也是一个频率变换过程，也要使用非线性元器件。常用的有二极管和三极管。另外为了取出低频有用信号，还必须使用滤波器滤除高频分量，所以检波电路通常包含非线性元器件和滤波器两部分。下面举二极管检波器为例说明它的工作原理。

    上图是一个二极管检波电路。VD 是检波元件， C 和 R 是低通滤波器。当输入的已调波信号较大时，二极管 VD 是断续工作的。正半周时，二极管导通，对 C 充电;负半周和输入电压较小时，二极管截止， C 对 R 放电。在 R 两端得到的电压包含的频率成分很多，经过电容 C 滤除了高频部分，再经过隔直流电容 C0 的隔直流作用，在输出端就可得到还原的低频信号。

8 调频和鉴频电路

    调频是使载波频率随调制信号的幅度变化，而振幅则保持不变。鉴频则是从调频波中解调出原来的低频信号，它的过程和调频正好相反。

8.1 调频电路

    能够完成调频功能的电路就叫调频器或调频电路。常用的调频方法是直接调频法，也就是用调制信号直接改变载波振荡器频率的方法。下图画出了它的大意，图中用一个可变电抗元件并联在谐振回路上。用低频调制信号控制可变电抗元件参数的变化，使载波振荡器的频率发生变化。

8.2 鉴频电路

    能够完成鉴频功能的电路叫鉴频器或鉴频电路，有时也叫频率检波器。鉴频的方法通常分二步，第一步先将等幅的调频波变成幅度随频率变化的调频 — 调幅波，第二步再用一般的检波器检出幅度变化，还原成低频信号。常用的鉴频器有相位鉴频器、比例鉴频器等。

五、PCB元器件摆放的小技巧

PCB设计中有非常多关于布线线宽、布线叠层、原理图等相关的技术规范。

    事实上，关于元器件摆放限制很少，但这并不意味着你可以为所欲为。分享十条PCB元器件摆放小建议给电子设计初学者。

为什么元器件摆放那么重要？

    PCB设计开始时，费尽心思精心摆放器件可以起到事半功倍的效果，也有利于提高PCB的电气特性。被用心设计的电路板很容易吸引眼球，整洁、美观。

    在器件摆放完之后，使用电路板设计软件中的自动布线进行布线，查看自动布线后的电路通率，可以帮你判断是否你的电路板元器件摆放是否合适。

    PCB元器件摆放的小技巧如下。

弄清电路板物理限制

    摆放元器件之前，首先需要确切知道电路板的安装孔、边缘接插件的位置以及电路板的机械尺寸限制。

    因为这些因素影响你的电路板的尺寸和外形。曾见过某位设计的电路板无法装进电路板固定区域，只好重新设计。可以有意对那些机械限制（安装孔、电路外轮廓）设置一个清空区，这样你就可以放心在允许范围内进行创作了。

弄清电路板制作工艺

    同样，在放置电路元器件之前，你最好从电路生产商那儿弄清几个关键信息：

• 电路的组装工艺和测试流程
• 是否需要对PCB V型切槽预留空间
• 元器件焊接工艺：是波峰焊、分区焊接还是手工焊接

    电路板制作工艺将会影响元器件之间对空隙大小的需求。

    如果你的电路板将来会在流水线上被焊接，你就需要在电路板边缘额外留出空间（大于20mil）用于电路板固定在传送带上。电路板上额外的固定板，它在电路板焊接完之后将会被掰掉。

mil（中文译音：密耳），即千分之一英寸，等于0.0254mm（毫米）。

一般用来标明丝、线的直径或按页出售的材料的厚度。

常用直径尺寸的密尔与毫米换算如下：

• 1.0mil = 0.025mm
• 1.2mil = 0.030mm
• 1.25mil = 0.032mm

给集成芯片留下空间

    在布置任何元器件的时候，都需要尽可能在它们之间留下至少350mil的距离，对于引脚多的芯片，留的空间需要更大。

    现在的芯片引脚原来越多，越来越密。如果集成芯片相距过于亲密，就会有很大可能无法将它们的引线轻松的引出布线，往往是越到后来布线越难。

    如下图，这种BGA封装的芯片引脚那么密集。如果在它周围不预留下足够的空间后面会很艰难。

相同器件方向一致

    对于相同的器件尽可能让他们排好队，保持一致的队形。这样做主要为了便于后期电路板的组装、检查和测试，尤其对表面封装的器件在波峰焊接过程中，电路板匀速经过融化焊锡波峰。均匀摆放的器件加热过程均匀，可以保证焊点一致性高。

减少引线交叉

    通过调整器件位置和方向，减少引线交叉。

    现在很多PCB设计软件都会提供一种功能，比如下图就显示了原理图中所有器件管脚之间的连接关系，通过图中细的灰色直线表示。这种线被称为ratsnest:y飞线，预拉线。如下图，是显示飞线的PCB界面。

    通过改变器件的位置和方向，尽量减少器件之间引线交叉，可以为后面布线节省大量的精力。

先摆放电路边缘器件

    对于因受机械限制而无法任意移动的器件要先进行摆放，比如电路板上的外部接插件、开关、USB端口等等。

    如下图中，计算机主板上的外围接口器件位置是与机箱设计紧密相关的，它们的位置需要预先确定下来，不容更改。

避免器件之间冲突

    最好在所有器件之间保持40mil（1mm）的距离。避免在之后电路制作过程中，在焊盘之间产生短路故障。另外，紧密摆放也会增加布线难度。在放置过孔的时候也要避免过于密集。这些小圆孔将来也可能裸露出铜皮，造成电路板短路。

将器件尽量放在同一面

    如果你设计两层电路板，最常见的建议就是将器件摆放在同一面。这是为了后期电路板制作时少费力气。通常情况下电路板上的器件是通过自动器件摆放机器完成，器件只在一面，生产PCB过程只需要一遍即可，降低生产成本。

保持芯片管脚和器件极性一致

    每个集成芯片都有标志给出管脚1的起始位置。对于芯片的管脚1所在的方位，或者有极性的器件，比如电容、二极管、三极管、LED等，方向保持一致，也会给电路板制作带来方便。

    当你要焊接的电路板上的元器件极性和方向非常混乱，成功焊接的难度可想而知，或许你要小心翼翼，一个个确认方向。

    如下图中，通常集成芯片封装上会有小点表示管脚1的位置。保持所有芯片的方向一致便于你焊接和检查。

器件位置与原理图上相似

    在摆放元器件时，按照原理图上的位置关系进行摆放。

    实际上在设计原理图的时候就已经优化了器件之间的位置关系，使得连线最短、交叉最少。在后期手工布线的时候，原理图也会帮你选择合理的最短路径来布线。

总结

    好的PCB设计始于元器件布局。当作艺术品来设计，坚持把精力放在器件的合理摆放上，这也许是PCB设计中最值得全力以赴的事情。

六、PCB布局思路分析

分析好整个电路原理以后，就可以开始对整个电路进行布局布线，下面，给大家介绍一下布局的思路和原则。

1、首先，我们会对结构有要求的器件进行摆放，摆放的时候根据导入的结构，连接器得注意1脚的摆放位置。

2、布局时要注意结构中的限高要求。

3、 如果要布局美观，一般按元件外框或者中线坐标来定位(居中对齐)。

4、 整体布局要考虑散热。

5、 布局的时候需要考虑好布线通道评估、考虑好等长需要的空间。

6、 布局时需要考虑好电源流向，评估好电源通道。

7、 高速、中速、低速电路要分开。

8、强电流、高电压、强辐射元器件远离弱电流、低电压、敏感元器件。

9、 模拟、数字、电源、保护电路要分开。

10、 接口保护器件应尽量靠近接口放置。

11、 接口保护器件摆放顺序要求：(1)一般电源防雷保护器件的顺序是：压敏电阻、保险丝、抑制二极管、EMI滤波器、电感或者共模电感，对于原理图 缺失上面任意器件顺延布局;(2)一般对接口信号的保护器件的顺序是：ESD(TVS管)、隔离变压器、共模电感、电容、电阻，对于原理图缺失上面任意器件顺延布局;严格按照原理图的顺序(要有判断原理图是否正确的能力)进行“一字型”布局。

12、电平变换芯片(如RS232)靠近连接器(如串口)放置。

13、 易受ESD干扰的器件，如NMOS、 CMOS器件等，尽量远离易受ESD干扰的区域(如单板的边缘区域)。

14、 时钟器件布局：(1)晶体、晶振和时钟分配器与相关的IC器件要尽量靠近;(2)时钟电路的滤波器(尽量采用“∏”型滤波)要靠近时钟 电路的电源输入管脚;(3)晶振和时钟分配器的输出是否串接一个22欧姆的电阻;(4)时钟分配器没用的输出管脚是否通过电阻接地;(5)晶体、晶振和时钟分配器的布局要注意远离大功率的元器件、散热器等发热的器件;(6)晶振距离板边和接口器件是否大于1inch。

15、开关电源是否远离AD\DA转换器、模拟器件、敏感器件、时钟器件。

16、开关电源布局要紧凑，输入\输出要分开， 严格按照原理图的要求进行布局，不要将开关电源的电容随意放置。

17、 电容和滤波器件 ：(1)电容务必要靠近电源管脚放置，而且容值越小的电容要越靠近电源管脚;(2)EMI滤波器要靠近芯片电源的输入口;(3)原则上每个电源管脚一个0.1uf的小电容、一个集成电路一个或多个10uf大电容，可以根据具体情况进行增减;

七、画PCB板时阻抗设计的重要性

什么是阻抗

    在电学中，常把对电路中电流所起的阻碍作用叫做阻抗。阻抗单位为欧姆，常用Z表示，是一个复数：

Z= R+i( ωL–1/(ωC))

    具体说来阻抗可分为两个部分，电阻（实部）和电抗（虚部）。

    其中电抗又包括容抗和感抗，由电容引起的电流阻碍称为容抗，由电感引起的电流阻碍称为感抗。

阻抗匹配的理想模型

    射频工程师大都遇到过匹配阻抗的问题，通俗的讲，阻抗匹配的目的是确保能实现信号或能量从“信号源”到“负载”的有效传送。

    其最最理想模型当然是希望Source端的输出阻抗为50欧姆，传输线的阻抗为50欧姆，Load端的输入阻抗也是50欧姆，一路50欧姆下去，这是最理想的。

​​

​​

    然而实际情况是：源端阻抗不会是50ohm，负载端阻抗也不会是50ohm，这个时候就需要若干个阻抗匹配电路。

    而匹配电路就是由电感和电容所构成，这个时候我们就需要使用电容和电感来进行阻抗匹配电路调试，以达到RF性能最优。

阻抗匹配的方法

    阻抗匹配的方法主要有两个，一是改变阻抗力，二是调整传输线。

    改变阻抗力就是通过电容、电感与负载的串并联调整负载阻抗值，以达到源和负载阻抗匹配。

    调整传输线是加长源和负载间的距离，配合电容和电感把阻抗力调整为零。

    此时信号不会发生发射，能量都能被负载吸收。

    高速PCB布线中，一般把数字信号的走线阻抗设计为50欧姆。一般规定同轴电缆基带50欧姆，频带75欧姆，对绞线（差分）为85-100欧姆。

阻抗匹配应用举例——振铃现象

    曾经做一个项目，在电信号测量时，遇到过振铃这种问题，。

    由于任何传输线都不可避免地存在着引线电阻、引线电感和杂散电容，因此，一个标准的脉冲信号在经过较长的传输线后，极易产生上冲和振铃现象。大量的实验表明，引线电阻可使脉冲的平均振幅减小；而杂散电容和引线电感的存在，则是产生上冲和振铃的根本原因。在脉冲前沿上升时间相同的条件下，引线电感越大，上冲及振铃现象就越严重；杂散电容越大，则是波形的上升时间越长；而引线电阻的增加，将使脉冲振幅减小。

    如果信号传输过程中感受到阻抗的变化，就会发生信号的反射。这个信号可能是驱动端发出的信号，也可能是远端反射回来的反射信号。根据反射系数的公式，当信号感受到阻抗变小，就会发生负反射，反射的负电压会使信号产生下冲。信号在驱动端和远端负载之间多次反射，其结果就是信号振铃。大多数芯片的输出阻抗都很低，如果输出阻抗小于PCB走线的特性阻抗，那么在没有源端端接的情况下，必然产生信号振铃。

    在实际电路中，采用下列几种方法来来减小和抑制上冲及振铃。

    (1)串联电阻。利用具有较大电阻的传输线或是人为地串入适当的阻尼电阻，可以减小脉冲的振幅，从而达到减小上冲和振铃程度的目的。但当传入电阻的数值过大时，不仅脉冲幅度减小过多，而且使脉冲的前沿产生延迟。因此，串入的阻尼电阻值应适当，并且应选用无感电阻，电阻的连接位置应靠近接收端。

    (2)减小引线电感。设法减小线路及传输线的引线电感是最基本的方法，总的原则是：

• 尽量缩短引线长度
• 加粗导线和印制铜箔的宽度
• 减小信号的传输距离
• 采用引线电感小的元器件，尤其是传输前沿很陡的脉冲信号时更应注意这些问题

    (3)由于负载电路的等效电感和等效电容同样可以影响发送端，使之脉冲波形产生上冲和振铃，因此，应尽量减小负载电路的等效电感和电容。尤其是负载电路的接地线过长时，形成的地线电感和杂散电容相当可观，其影响不容忽视。

    (4)逻辑数字电路中的信号线可增加上拉电阻和交流终端负载，如图6所示。上拉电阻(可取)的接入，可将信号的逻辑高电平上拉到5V。交流终端负载电路的接入不影响支流驱动能力，也不会增加信号线的负载，而高频振铃现象却可得到有效的抑制。

    上述振铃除了与电路条件有关外，还与脉冲前沿的上升时间密切相关。即使电路条件相同，当脉冲前沿上升时间很短时，上冲的峰值将大大增加。一般对于前沿上升时间在1以下的脉冲，均考虑产生上冲及振铃的可能。因此，在脉冲信号频率的选择问题上，应考虑在满足系统速度要求的前提下，能选用较低频率的信号绝不选用高频信号；如无必要，也不应过分要求脉冲的前沿非常陡峭。这对从根本上消除上冲和振铃视听有利的。

Smith圆图在RF匹配电路调试中的应用

    Smith圆图上可以反映出如下信息： 阻抗参数Z，导纳参数Y，品质因子Q，反射系数，驻波系数，噪声系数，增益，稳定因子，功率，效率，频率信息等抗等参数。

    是不是一脸懵，我们还是来看阻抗圆图吧：

    阻抗圆图的构图原理是利用输入阻抗与电压反射系数之间的一一对应关系，将归一化输入阻抗表示在反射系数极坐标系中，其特点归纳如下：

• 上半圆阻抗为感抗，下半圆阻抗为容抗
• 实轴为纯电阻，单位圆为纯电抗
• 实轴的右半轴皆为电压波腹点（除开路点），左半轴皆为电压波节点（除短路点）
• 匹配点（1，0），开路点（∞，∞）和短路点（0，0）
• 两个特殊圆:最大的为纯电抗圆，与虚轴相切的为匹配圆
• 两个旋转方向:逆时针转为向负载移动，顺时针转为向波源移动

    导纳圆图与阻抗圆图互为中心对称，同一张圆图，即可以当作阻抗圆图来用，也可以当作导纳圆图来用，但是在进行每一次操作时，若作为阻抗圆图用则不能作为导纳圆图。

    Smith圆图中，能表示出一些很有意思的特征：

    在负载之前串联或并联一个可变电感/电容，电路图如下图左侧4个图所示，将得到Smith圆图上右侧的几条曲线。

    对应Smith阻抗圆及导纳圆，其运动轨迹如下：

• 使用Smith阻抗圆时，串联电感顺时针转，串联电容逆时针转
• 使用Smith导纳圆时，并联电感，逆时针转，并联电容顺时针转

八、认识传输线的三个特性，特性阻抗、反射、阻抗匹配

认识特性阻抗

    电阻是一个实实在在的物理元器件，通过欧姆定律我们可以知道，电压、电流和电阻三者之间的关系，U=I*R。

    我们通过一个具体的电路来分析这三者之间的具体关系，请看下面的一张最简单的电路图。这个电路图只有一个电源一个电阻和一些导线组成。

    当然这个电阻的阻值也可以通过用万用表来直接测量。

    特性阻抗就不一样了，用万用表测量一根50欧姆特性阻抗时，将会发现是短路的。这就需要我们从概念上区分电阻（哪怕是刚好是50欧姆的电阻）和特性阻抗是两码事。就像温度上面的度（摄氏度）和角度上的度一样，不是一个东西。

    电阻这个物理量大家都懂，这里就不解释了。我们来分析一下这个特性阻抗到底是何方神圣，是在什么条件下才会用这个东西的。

    其实特性阻抗是和射频紧密相隔的一个物理量，在认识特性阻抗之前先认识一下射频。我们知道电台，手机通讯信号，wifi等都是向外部发射信号能量的装置，也就是说能量是从天线射出去，能量不再回来到天线了，可以想像就像机枪向外面扫射一样，子弹打出去就不回来了。

    好了，明白射频这个东西之后，我们再来到具体的传输射频能量的导线上面来。导线上面传输的射频信号也是一样的，希望它传过去就不要反传回来了，要是有能量反传回来就说明传输的效果差了。

    为了更具体的说明特性阻抗这个东西 我这里打一个比方：

    同一个电路板上面有2根导线（假设都是很长的两根线，你能想像它有多长就有多长），因为同一个板，那么2根导线的铜皮厚度都是一样的。两根导线，长（无限长）和厚度是一样的，只能唯一不同的是宽度了，假设1号导线宽度是1（单位），2号导线是2（单位）。也就是说2号线宽度是1号线的两倍。

    下面的图可以具体看到两根导线的示意图。

    如上图所示，假如同时都接的是一样的射频发射源，同样的一小段时间T，那么我们看看这两根导线会有什么区别。同一个发射源，那么两根线的输出射频电压是一样的，射频传输的距离是一样的（假设都是光速，实际比光速少）。

    唯一不同的是线宽，而2号线的线比1号线宽一倍，那么2号线需要1号线2倍的电量来填满多出的线宽面积(其实是导线铜皮与底面产生的电容效应)。也就是说：Q2=两倍的Q1。

    因为  i = Q/T （射频电流=电量/时间），那么可以知道2号线的射频电流是1号线的两倍（因为时间是一样的，2号线电量是1号线的两倍）。

    好了，我们知道了 i2=两倍的i1。

    到了这里，我们找出个神秘的特性阻抗就不远了，为什么呢，因为我们知道电阻=电压/电流。其实特性阻抗也有这种关系：特性阻抗=射频电压/射频电流。

    从上面我们知道，射频电压一样的，电流关系为 i2=两倍的i1 。

    则2号线的特性阻抗只有1号线的一半！

    这就是我们所说的线越是宽，特性阻抗越小。

    上面是我举个例子说明特性阻抗与电阻的区别，以及为什么同样一个板子，特性阻抗与线宽有关系，与长度没有关系。

    实际上影响特性阻抗的因素很多，包括材料，导线与底板地间距等等很多因素相关。

    导线的特性阻抗用通俗的话来描述（只是比喻），就是导线对其上面传输的射频能量阻碍力的大小。

认识传输线的反射

    上面我们是假设导线是无限长的，而实际上的导线长度是有限。当射频信号到达导线末端，能量没有办法释放，就会沿着导线反传回来。就跟我们对着墙喊，声音碰到墙反传回来产生回音。

    也就是说我们想像中的射频信号发射出去就没有反射回来的情况在现实是不存在的。

    如上图所示，假如我们在线的末端接上一个电阻来消耗（或者接收）线上传输过来的射频能量。

    有人会问，为什么导线的特性阻抗的电阻不消耗能量，非要接个电阻才能消耗呢？其实啊，导线只是传输能量的，导线本身并不消耗能量或者近似于不损耗能量（有点想电容或者电感的属性）。电阻则是一个损耗能量的元件。

    我们发现有三种特殊情况：

    当R=RO 时，传输过来的能量刚刚好被末端的电阻R吸收完，没有能量反射回去。可看成这导线是无线长。

    当R=∞时（开路），能量全部反射回去，而且在线的末端点会产生2倍于发射源的电压。

    当R=0时，末端点会产生一个-1倍于源电压反射回去。

认识阻抗匹配

    阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。

    阻抗匹配是针对射频等而言的，对于功率电路则不适用的，否则会烧掉东西。

    我们常常听说特性阻抗50欧姆，75欧姆等等，这个50欧姆是怎么来的，为什么是50欧姆 而不是51欧姆呢，或者45欧姆呢？

    这个是约定来的，50欧姆应该说对于一般射频电路传输效果更好。

    也就是说，我们的导线，电缆要做50欧姆，是因为电路负载已经相当于50欧姆的电阻。你做别的阻抗值导线，就和负载不匹配。偏离越远，传输的效果就会越差！

九、信号反射问题与相关电路设计技巧

信号反射现象

    信号传输过程中感受到阻抗的变化，就会发生信号的反射。这个信号可能是驱动端发出的信号，也可能是远端反射回来的反射信号。根据反射系数的公式，当信号感受到阻抗变小，就会发生负反射，反射的负电压会使信号产生下冲。信号在驱动端和远端负载之间多次反射，其结果就是信号振铃。大多数芯片的输出阻抗都很低，如果输出阻抗小于PCB走线的特性阻抗，那么在没有源端端接的情况下，必然产生信号振铃。关于阻抗匹配，可以参考此文：如何进行阻抗匹配？

    什么是过冲(overshoot)：过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是指最低电压。

    什么是下冲(undershoot)：下冲是指下一个谷值或峰值。过分的过冲能够引起保护二极管工作，导致过早地失效。过分的下冲能够引起假的时钟或数据错误(误作)。

    过冲非常相关的是振铃，它紧随过冲发生，信号会跌落到低于稳态值，然后可能会反弹到高于稳态，这个过程可能持续一段时间，直到稳定接近于稳态。振铃持续的时间也叫做安定时间。振荡(ringing)和环绕振荡(rounding)的现象是反复出现过冲和下冲。

抑制信号反射等电路设计技巧

    如果时钟信号链路比较长，为了解决信号反射问题，会在时钟输出信号上串接一个比如22或者33欧姆的小电阻。

    而且随着电阻的加大，振铃会消失，然而信号上升沿不再那么陡峭了，串联电阻是为了减小反射波，避免反射波叠加引起过冲。

    这个解决方法叫阻抗匹配，阻抗在信号完整性问题中占据着极其重要的地位。

十、如何进行阻抗匹配？

 一件器材的输出阻抗和所连接的负载阻抗之间所应满足的某种关系，以免接上负载后对器材本身的工作状态产生明显的影响。

什么是阻抗

    在电学中，常把对电路中电流所起的阻碍作用叫做阻抗。阻抗单位为欧姆，常用Z表示，是一个复数:

Z= R+i( ωL–1/(ωC))

    具体说来阻抗可分为两个部分，电阻（实部）和电抗（虚部）。

    其中电抗又包括容抗和感抗，由电容引起的电流阻碍称为容抗，由电感引起的电流阻碍称为感抗。

阻抗匹配的理想模型

    信号源与传输线之间匹配，分为两种情况：

• 使信号源无反射，方法是接入信号源与传输线之间接入匹配装置
• 信号源共轭匹配，方法是信号源与被匹配电路之间接入匹配装置，这种情况下多属于有源电路设计

    射频工程师大都遇到过匹配阻抗的问题，通俗的讲，阻抗匹配的目的是确保能实现信号或能量从“信号源”到“负载”的有效传送。

    如下图所示，其最最理想模型当然是希望信号源Source端的输出阻抗为50欧姆，传输线的阻抗为50欧姆，负载Load端的输入阻抗也是50欧姆，一路50欧姆下去，这是最理想的模型。

    然而实际情况是：源端阻抗不会是50ohm，负载端阻抗也不会是50ohm，这个时候就需要若干个阻抗匹配电路。

    而匹配电路就是由电感和电容所构成，这个时候我们就需要使用电容和电感来进行阻抗匹配电路调试，以达到RF性能最优。

阻抗匹配的方法

    阻抗匹配的方法主要有两个，一是改变阻抗力，二是调整传输线。

    改变阻抗力就是通过电容、电感与负载的串并联调整负载阻抗值，以达到源和负载阻抗匹配。

    调整传输线是加长源和负载间的距离，配合电容和电感把阻抗力调整为零。

    此时信号不会发生发射，能量都能被负载吸收。

    高速PCB布线中，一般把数字信号的走线阻抗设计为50欧姆。一般规定同轴电缆基带50欧姆，频带75欧姆，对绞线（差分）为85-100欧姆。

    阻抗匹配（Impedance matching）其实是微波电子学里的一部分，主要用于传输线上，是为了达到所有高频微波信号都能传至负载点的目的，不会有信号反射回源点。  

    大体上，阻抗匹配有两种：

• 一种是通过改变阻抗力（lumped-circuit matching）
• 调整传输线（transmission line matching）

    要匹配一组线路，首先把负载点的阻抗值除以传输线的特性阻抗值来归一化，然后把数值划在史密夫图表上。

改变阻抗力    把电容或电感与负载串联起来，即可增加或减少负载的阻抗值，在图表上的点会沿著代表实数电阻的圆圈走动。如果把电容或电感接地，首先图表上的点会以图中心旋转180度，然后才沿电阻圈走动，再沿中心旋转180度。重复以上方法直至电阻值变成1，即可直接把阻抗力变为零完成匹配。
调整传输线
    由负载点至来源点加长传输线，在图表上的圆点会沿著图中心以逆时针方向走动，直至走到电阻值为1的圆圈上，即可加电容或电感把阻抗力调整为零，完成匹配。
    阻抗匹配则传输功率大，对于一个电源来讲，当它的内阻等于负载时，输出功率最大，此时阻抗匹配。最大功率传输定理，如果是高频的话，就是无反射波。对于普通的宽频放大器，输出阻抗50Ω，功率传输电路中需要考虑阻抗匹配，可是如果信号波长远远大于电缆长度，即缆长可以忽略的话，就无须考虑阻抗匹配了。阻抗匹配是指在能量传输时，要求负载阻抗要和传输线的特征阻抗相等，此时的传输不会产生反射，这表明所有能量都被负载吸收了。反之则在传输中有能量损失。高速PCB布线时，为了防止信号的反射，要求是线路的阻抗为50欧姆。这是个大约的数字，一般规定同轴电缆基带50欧姆，频带75欧姆，对绞线则为 100欧姆，只是取个整而已，为了匹配方便。

十一、去耦电容的作用

 “ 电路中装设在元件的电源端的电容为去耦电容。”

去耦电容

    去耦电容是电路中装设在元件的电源端的电容，此电容可以提供较稳定的电源，同时也可以降低元件耦合到电源端的噪声，间接可以减少其他元件受此元件噪声的影响。

    在电子电路中，去耦电容和旁路电容都是起到抗干扰的作用，电容所处的位置不同，称呼就不一样了。对于同一个电路来说，​​旁路​​（bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦（decoupling）电容也称退耦电容，是把输出信号的干扰作为滤除对象。去耦电容用在放大电路中不需要交流的地方，用来消除自激，使放大器稳定工作。

    在共享导体的电路中，共享电源的时候，当一个器件需要对外提供输出的时候就会同时拉低该导体的电压，产生噪声耦合到共享的电路中。在有噪声的环境中，这些电磁波会在导体内感应出电压信号，影响回路中的元件。在数位电路中，器件容易在临界位置由于干扰而产生错误的信号，从而产生错误的动作。去耦电容可以减少以上情形的发生。

为什么加电容

    PCB设计过程中工程师几乎必做的事就是给每个电源管脚（Vcc、Vdd等）加上一个0.1uF的陶瓷电容，并在某些地方加上更大容量的极性电容，几乎成了每天吃饭必定要吃碗米一样的事情了，但Why呢？

• 为什么要加这些电容？
• 为什么要加0.1uF的？
• 为什么有时还要加其它值的电容？
• 在PCB上这些电容放在哪里？

    本质上我们设计的所有电路可以像下图一样抽象一下：

• 板子上有n个不同的负载（比如某个运放电路、MCU的内核、MCU的IO、ADC、时钟），每个负载都需要稳定地供电 - 电压稳定、干净，电流充足，在此图上我只画出2个负载进行举例；
• 电源产生电路，它为每个负载提供能源

    每个负载要正常工作，前提就是负载上的供电电压要稳，如果是5V，就得是尽可能干净的5V，如下图：

    但该负载内的器件们工作起来，都要动态地吸收电流，供电电压就变成了下面的鸟样子：

    也就是在5V的DC上叠加了各种高频率的噪声，这些噪声是由于器件对供电电流的需求导致的电压波动，可以看成是在DC 5V上“耦合”了由于器件工作带来的AC噪声。

    这样耦合了AC的DC供电电压不仅会影响本负载区域内的电路的工作，也会影响到其它连接在同一个VCC上的其它负载的工作，有可能导致那些负载的电路工作出现问题。

怎么办呢？当然就是把每个地区的问题控制在该地区范围内喽：

• 电源供电取决于变换的方式，其供电本身在DC上就有纹波，因此我们需要在电源输出Vout端要有电容C1（我们可以看成是国家粮仓）负责将供电电压上的噪声降到尽可能的低，完全为零是不可能的，因为完美的世界从来都不存在，只要不影响后面负载的正常工作即可。
• 既然每个负载工作起来会导致其电源出现额外的波动，那就让波动在本地尽可能降低，且不影响到其它负载的工作。降低负载供应波动影响的方式就是加强能即时响应的供给（本地粮库） - 通过备用的供给平滑掉主供给快速反应方面的不足。电容的本性就是储能，用电容来做备用电能提供供给也就能平滑掉负载瞬间的需求带来的波动（不同的电容响应速度也不同，且听下文分解），保证该负载的电压尽可能稳定，也就是将有可能耦合到DC上的AC给去除掉（去耦的含义1），同时由于让本地的DC稳定，降低了对其它负载的波及（去耦的含义2）。

    从电源上看，没有去耦电容的时候如左侧的波形，加上了去耦电容之后变成了右侧的样子，供电电压的波形变得干净了，我们称该电容的作用是去掉了耦和在干净的DC上的噪声，所以该电容被称之为去耦电容，当然也可以被称之为旁路（Bypass）电容，因为该电容将DC上耦和的噪声给旁路到地上去了，只留下干净的DC给后续的电路供电。

    举一个例子 ：

    每个负载的工作就像我们平日吃“粮食”，每家的用量是动态的、不确定的，所有家庭用的“粮食”加在一起平均下来就相当于在本地区的供粮量（稳定的），但由于每家每天的粮食消耗量很随机，导致供粮的渠道上会有波动，如果没有本地区的粮库（每家也都有储备粮），每个地区的粮食供应就会出现波动，而且A地区的波动就会影响到B地区，我们当然不希望这种情况发生，所以在每个地区都会有本地粮库储存粮食，这样每个地区内部用粮得到保障，地区和地区之间不会产生干扰。

    当然如果给所有地区供粮的上游出现了波动，而这种波动超过了本地粮库的平滑能力，那该地区的家庭用粮自然也会出现问题。
就是如此简单。

电容的作用

1、大容值电容的作用

    容值比较大的电容，理论上可以理解成水缸或者水池子，同时，大家可以直接把电流理解成水流，其实大自然万物的原理都是类似的。

    【作用一】缓冲作用。

    当上电的瞬间，电流从电源处流下来的时候，不稳定，容易冲击电子器件，加个电容可以起到缓冲作用。就如同我们直接用水龙头的水浇地，容易冲坏花花草草。我们只需要在水龙头处加个水池，让水经过水池后再缓慢流进草地，就不会冲坏花草，起到有效的保护作用。

    【作用二】稳定作用。

    我们的一整套电路，后级电子器件的功率大小都不一样，而器件正常工作的时候，所需电流的大小也不是一成不变的。比如后级有个器件还没有工作的时候，电流消耗是100mA，突然它参与工作了，电流猛的增大到了150mA，这个时候如果没有一个水缸的话，电路中的电压（水位）就会直接突然下降，比如我们的5V电压突然降低到3V了。

    而我们系统中有些电子元器件，必须高于一定的电压才能正常工作，电压太低就直接不工作了，这个时候水缸就必不可少了。电容会在这个时候把存储在里边的电量释放一下，稳定电压，当然，随后前级的电流会及时把水缸充满的。

    有了这个电容，可以说我们的电压和电流就会很稳定了，不会产生大的波动。这种电容常用的有如图3-2、图3-3、图3-4 所示三种：

    这三种电容是最常用的三种，其中第一种个头大，占空间大，单位容量价格最便宜，第二种和第三种个头小，占空间小，性能一般也略好于第一种，但是价格也贵不少。当然，除了价格，还有一些特殊参数，在通信要求高的场合也要考虑很多。

2、电容的选取

    第一个参数是耐压值的考虑。我们用的是5V系统，电容的耐压值要高于5V，一般1.5倍到2倍即可，有些场合稍微再高点也可以。

    第二个参数是电容容值，这个就需要根据经验来选取了，选取的时候，要看这个电容起作用的整套系统的功率消耗情况，如果系统耗电较大，波动可能比较大，那么容值就要选大一些，反之可以小一些。

3、小容值电容的作用

    我们再来看图3-1中的另一种电容C10，它容值较小，是0.1uF，也就是 100nF，是用来滤除高频信号干扰的。比如ESD，EFT等。我们初中学过电容的特性——可以通交流隔直流，但是电容的参数对不同频率段的干扰的作用是不一样的。

    这个100nF的电容，是我们的前辈根据干扰的频率段，根据板子的参数，根据电容本身的参数所总结出来的一个值。也就是说，以后大家在设计数字电路的时候，在电源处的去耦高频电容，直接用这个 0.1uF就可以了，不需要再去计算和考量太多。

4、其他注意事项

    在所有的IC器件的VCC和GND之间，都放一个0.1uF的高频去耦电容，特别在布板的时候，这个0.1uF电容要尽可能的靠近IC，尽量很顺利的与这个 IC的VCC和GND连到一起。