从零开始的VHDL学习笔记
第一讲:VHDL程序的基本结构
一个VHDL设计的基本单元由实体说明(Entity Declaration) 和构造体(Architecture Body)组成.
实体部分示例代码如下:
ENTITY mux(实体名:一定与文件名一致) IS
PORT
(端口名:端口方向 端口类型;
...
);
END mux(实体名);
结构体部分示例代码如下
ARCHITECTURE connect(用户自取结构体名) OF mux(实体名) IS
——
“结构体内容,此处省略”
——
END connect