本文讨论了跨时钟域传输的技术挑战，包括单bit信号处理、异步FIFO设计、同步FIFO与异步的区别、深度计算以及同步设计中的握手机制。还涉及了LUT和BlockRAM的选择，以及FIFO的假空假满问题和灰度编码的应用。
跨时钟域怎么解决（单多bit）？
跨时钟域传输方式有哪些？
跨时钟域处理时对单bit信号有什么要求？
单bit信号从慢时钟域到快时钟域有什么方法？
异步FIFO怎么设计？
单口RAM实现同步FIFO的设计方法？
了解ram吗，平时怎么用ram的？
LUT和Block RAM如何选择？
介绍一下异步FIFO的原理以及内部如何实现跨时钟域？
同步、异步FIFO的区别，在设计中有哪些不同？
异步FIFO的深度和什么有关？如果不考虑读写时钟频率的关系，异步FIFO的深度的设定一般有什么限制嘛？
会不会出现FIFO永远不够深的情况，为什么？
100个数据100个cycle写，写后休息100个cycle，2个数据2个cycle读，读后休息2个cycle，计算一下需要的FIFO深度？
在同步设计中，FIFO对前后级的握手信号如何产生？
为什么异步fifo可以进行跨时钟域处理？
FIFO会不会存在假空假满的情况呢？
空满判断，为什么要Gray码，使用了Gray码以后对FIFO深度有要求吗，如果FIFO想一次读写都是2个bit怎么办？
632
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
