详解FPGA及硬件电路开发

xilinx原语讲解导航

详解[Place 30-650] Non IO buffer dclk_IBUF_BUFG_inst{BUFG} is driving IDATAIN pin of IDELAY instance u_IDELAYE2. This will lead to unroutable situation. IDATAIN pin of IDELAY instance should always get signal from IO buffer or GND.报错的根本原因

本文详细讲解了Xilinx FPGA中的ISERDESE2原语，支持单沿和双沿数据传输。首先通过图解和实例，阐述了ISERDESE2在实际应用中可能遇到的数据丢失问题，并介绍了通过BITSLIP引脚进行数据校准的过程。还详细描述了ISERDESE2的端口信号、参数设置，并通过仿真验证了原语的功能。最后提供了使用ISERDESE2进行数据回环测试的Vivado代码设计和仿真结果，以及上板测试的方法和结果，证明了ISERDESE2在校准后能够正确处理串行数据。

本文主要是实现GMII和RGMII接口的相互转换，因为在FPGA内部数据处理时，往往是单沿传输数据，所以需要通过一个模块把双沿传输的数据转换为单沿传输的数据，然后传输给FPGA内部模块进行处理。

本文对BUFG、BUFH、BUFR、BUFIO、BUFMR进行详细讲解，最后在通过一张图进行总结，以后只需要通过最后的图就知道7系列的FPGA的时钟区域内各个缓冲器的使用规则以及时钟输入管脚的时钟规则。

ODELAYE2模块是K7 FPGA用于对输出信号进行延时的组件，方便多bit的各位信号之间进行对齐。

使用OSERDESE2原语实现HDMI接口的并串转换和单沿采集转双沿采集。

OSERDESE2可以最多把14位并行数据转换为串行数据输出，串行输出数据可以与时钟单沿对齐，也可以采用双沿对齐。HDMI接口使用该原语实现比使用ODDR原语实现更加简单。

基于Verilog HDL实现HDMI编码，发送数据的接口，TMDS，ODDR，OBUFDS等知识的应用。

IBUFDS、OBUFDS、IOBUFDS是xilinx用于单端信号与差分信号相互转换的器件。

ODDR与IDDR相似，更加简单，实现在时钟信号单沿采集的信号转换为双沿采集的信号输出，在HDMI，千兆网协议中较为常用。

IDELAYE原语可以对输入信号进行PS级别的延时，多用于调整多bit信号的对齐问题，本文对该原语的参数、模式进行讲解，并且通过vivado进行仿真，最后布局布线后查看信号流向，强化对7系列FPGA IO的了解。

IDDR将双沿采集信号转换为单沿传输的信号，掌握该原语的使用，了解7系列FPGA的IO布局，走线关系，及ILOGIC中触发器的使用，对ADC采集和千兆网传输都有帮助。

本文是后续xilinx相关原语的前篇，对7系列FPGA的bank做简要介绍，让读者知道zynq系列的PL哪些有HP bank，哪些有HR bank。