【学习记录】找最低位1/模块多次例化

最新推荐文章于 2024-07-05 22:49:45 发布
最新推荐文章于 2024-07-05 22:49:45 发布
阅读量514 收藏 11
点赞数 7
文章标签： 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_50952710/article/details/135389381
版权

一、找最低位1
要求：找出Nbit数据a中最低位1所在的位置，用onehot形式data_onehot表示
假设a=1010_0100

  1. 将a减1，则可得最低位1后面所有数据为0的b,b=1010_0011
  2. 将b取反，得c,c=0101_1100
  3. 将a与c进行与操作，则可得 a&c = 0000_0100，即为onehot形式找出来a的最低bit的1

二、模块多次例化
  module A#（parameter ）（）；

  多次例化上述模块，需要使用generate for，not for

generate for(genevar i=0； ……)begin：inst
	A#() u_A();
endgenerate

【注】要使用genevar i=……，not int

也可以使用数组的形式

A#()
u_A [ N:0 ] (
);
例化N+1次
甜筒酱
关注
  • 7
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
【Verilog】generate和for循环的一些使用总结（1）
moon9999的博客
06-26 5万+
前言 之前使用generate和for时候一直糊里糊涂的使用，所以今天静下心来总结一下，顺便看看有哪些坑。 做一个模块，输入为多路data通过bit map型vld信号作为标记，输出为单路data，取多路信息中port num值最大的那一路数据，同时输出这一拍共多少路有数据； 信号 端口 位宽 含义 in_vld input PORT_NUM bitmap型vld信号，每一bit标志一路数据有效 in_data input PORT_NUM *
system Verilog 中generate语法的灵活使用、例化多个模块
yindq1220的博客
03-16 8644
一、generate语法举例 generate genvar i; for(i=0;i<=9;i=i+1) begin assign D[i] = A[i]; end endgenerate 上述语句实现将assign D[0]=A[0];assign D[1]=A[1];assign D[2]=A[2];···...
Verilog中generate语句的用法
热门推荐
bleauchat的博客
01-14 3万+
在Verilog-2001中新增了语句generate，通过generate循环，可以产生一个对象（比如一个元件或者是一个模块）的多次例化，为可变尺度的设计提供了方便，generate语句一般在循环和条件语句中使用，为此，Verilog-2001增加了四个关键字generate，endgenerate, genvar, localparam，genvar是一个新增的数据类型，用在generate的...
Verilog中generate的使用
yh13572438258的博客
11-15 2万+
Verilog中的generate语句常用于编写可配置的、可综合的RTL的设计结构。它可用于创建模块的多个实例化，或者有条件的实例化代码块。然而，有时候很困惑generate的使用方法，因此看下generate的几种常用用法。 generate的结构类型 我们常用generate语句做三件事情。一个是用来构造循环结构，用来多次实例化某个模块。一个是构造条件generate结构，用来在多个块之间最多选择一个代码块，条件generate结构包含if--generate结构和case--generate形式。
一把王者的时间，学会generate语句【Verilog高级教程】
weixin_43698385的博客
03-17 7759
generate的作用，generate的分类Generate的用法，Loop-generate案例，Conditional-genertate案例，if-generate案例，case-generate案例，generate可能出现的错误，genvar声明变量的重复使用，generate_instance的名称与其他声明冲突，generate练习与参考。......
EDA/PLD中的多引导的关键模块ICAP
11-17
ICAP、内部配置入口和ICAP源语必须包含在设计中，用于实现多引导或重配置的功能。ICAP的源语是个简单的8位线宽的同步读(写)模块，如图所示，模块中的信号说明如表所示。 　图 ICAP模块示意 　表 ICAP模块信号...
易语言低位高位模块
08-16
易语言低位高位模块源码 系统结构:取低八位,取高八位,拼合短整数,取低十六位,取高十六位,拼合整数,取低三十二位,取高三十二位,拼合长整数, ======程序集1 | | | |------ _启动子程序 | |
易语言低位高位模块源码.zip易语言项目例子源码下载
03-23
本文将深入探讨“易语言低位高位模块源码”这一主题，旨在帮助学习者理解并应用这些源码进行项目开发。 首先，我们要明白“低位高位”在计算机科学中的概念。在二进制数据表示中，低位通常指的是数值的个位，而高位...
嵌入式系统/ARM技术中的夏普推出多芯片LED照明模块
11-27
位于德国汉堡的夏普微电子欧洲（Sharp Microelectronics Europe）推出了四款新LED照明模块，这几款led模块以极长的生命周期为特点，4万小时的运转时间（80°C ）使整个系统的成本维护在低位。凭借80lm/W（视模块而定...
Verilog中generate的使用（转载）
qq_41624212的博客
02-09 6922
转载学习   常用generate语句做三件事情。   一个是用来构造循环结构，generate-for,用来多次实例，其中生成的实例可以是多个类型 （1）模块； （2）用户定义原语； （3）门级语句； （4）连续赋值语句； （5）initial和always。   一个是构造条件generate结构，用来在多个块之间最多选择一个代码块，条件generate结构包含if–generate结构和case–generate形式。 还有一个是用来断言   其中关键字generate-endgenerate用来指定
Verilog generate批量实例化
onesway2018的博客
04-29 2685
使用generate-for批量实例化。首先需要用genvar关键字定义for语句的变量。且该for语句必须有一个名字，这里为adder100。批量实例化100个二进制加法器。 module top_module( input [99:0] a, b, input cin, output [99:0] cout, output [99:0] sum ); genvar i; generate for(i=0;i<100;i++) begin:
关于generate用法的总结【Verilog】
BBS_vip的专栏
06-26 2万+
Abtract generate语句允许细化时间（Elaboration-time）的选取或者某些语句的重复。这些语句可以包括模块实例引用的语句、连续赋值语句、always语句、initial语句和门级实例引用语句等。细化时间是指仿真开始前的一个阶段，此时所有的设计模块已经被链接到一起，并完成层次的引用。 Introduction 1.generate语法 定义genv
verilog generate的使用
superyan0的博客
01-24 8206
之前一直在排斥对generate的使用，认为这种类似于c语言中for的循环语法并不适用于FPGA设计，因为FPGA实际上还是硬件，循环N次，就会映射N个同样的模块到FPGA，也就是多消耗的N倍的资源，为了节约资源多都会选择复用的方式来处理类循环数据。 但是殊不知在处理循环数据的时候还是会消耗一定的资源以及逻辑调试的时间成本（同时也可能买下bug），最终可能也节约不了多少资源，而且相比于处理逻辑，...
Verilog中generate用法总结
吉大秦少游
03-15 5696
Verilog中generate用法总结1、generate-for2、generate-if3、generate-case 生成语句可以动态的生成verilog代码，当对矢量中的多个位进行 重复操作 时，或者当进行多个模块的实例引用的重复操作时，或者根据参数的定义来确定程序中是否应该包含某段Verilog代码的时候，使用生成语句能大大简化程序的编写过程。 生成语句生成的实例范围，关键字generate-endgenerate用来指定该范围。生成实例可以是以下的一个或多个类型： （1）模块； （2）用户定义
昇思MindSpore学习笔记2-01 LLM原理和实践 --基于 MindSpore 实现 BERT 对话情绪识别
muren的专栏
07-02 991
通过识别BERT对话情绪状态的实例，展现在昇思MindSpore AI框架中大语言模型的原理和实际使用方法、步骤。
JMH320【亲测】【御剑九歌】唯美仙侠手游御剑九歌+WIN学习手工端+视频教程+开服清档+运营后台+授权GM物品充值后台
最新发布
m0_71430218的博客
07-05 338
JMH320【亲测】【御剑九歌】唯美仙侠手游御剑九歌+WIN学习手工端+视频教程+开服清档+运营后台+授权GM物品充值后台
短链接学习day2
weixin_63374588的博客
07-05 747
需要注意的是，转换过程中，BeanUtil.toBean()方法通过反射机制创建了目标类型的实例，并将数据源对象的属性值复制到目标对象中。但是为了防止redis的主节点挂掉后，从节点变成主节点时，有些数据还没复制，就会导致脏数据，就会可能导致用户名重复，所以为了防止这个情况，我们需要将username设置为唯一索引，让数据库兜底。因为用户名不是特别重要的数据，如果说我设置用户名为 aaa，系统返回我不可用，那我大可以在 aaa 的基础上再加一个a，也就是 aaaa。一定要记得写枚举的时候是用逗号分割。
【PB案例学习笔记】-27制作一个控制任务栏显示与隐藏的小程序
再小的帆也能远航，把分享变成一种习惯
07-03 320
这是PB案例学习笔记系列文章的第27篇，该系列文章适合具有一定PB基础的读者。通过一个个由浅入深的编程实战案例学习，提高编程技巧，以保证小伙伴们能应付公司的各种开发需求。
黑马点评学习过程汇总——Cookie \ Session \ Token的区别
weixin_45791946的博客
07-02 361
在后续的请求中，前端发往后端的请求中都携带token，后端拿到token后进行jwt的解密并验证signature，如果检验成功信息没有被篡改，就会放行。，自动存储session信息到cookie中。Token不依赖于session和cookie，对集群和前后端分离架构友好。前端发起登录请求到后端，后端对前端携带来的信息进行认证，认证成功后会生成。我们往session中存储用户信息，服务器端保存session并通过。头部，Payload负载，Signature签名 ）并以。（4）Session的弊端。
汇编语言实现高位/低位互换
06-13
在汇编语言中，实现高位/低位互换可以通过以下步骤完成： 1. 将要互换的数据读取到寄存器中。 2. 将低位和高位分别移到另外两个寄存器中。 3. 将低位寄存器中的值左移8位，即变成高位。 4. 将高位寄存器中的值右移8位，即变成低位。 5. 将高位和低位寄存器中的值合并成一个新的寄存器中。 6. 将新的寄存器中的值存回到原始内存地址中。 以下是一个实现高位/低位互换的x86汇编代码示例： ``` MOV AX, [DATA] ;将要互换的数据读取到AX寄存器中 MOV BX, AX ;将AX寄存器中的值复制到BX寄存器中 SHR AX, 8 ;将AX寄存器中的值右移8位，即变成低位 SHL BX, 8 ;将BX寄存器中的值左移8位，即变成高位 OR AX, BX ;将低位和高位合并成一个新的寄存器中 MOV [DATA], AX ;将新的寄存器中的值存回到原始内存地址中 ``` 在这个示例中，`DATA`是要互换的内存地址。首先，将`DATA`中的数据读取到`AX`寄存器中，然后将`AX`中的值复制到`BX`寄存器中。接着，将`AX`寄存器中的值右移8位，即变成低位，将`BX`寄存器中的值左移8位，即变成高位。最后，将低位和高位合并成一个新的寄存器中，并将新的寄存器中的值存回到原始内存地址中。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值