qq_41624212的博客

map 和 vector 是 C++ STL（标准模板库）中不同的容器，它们有着不同的特点和用途。11.vector 是一个动态数组，适合需要随机访问、连续内存存储的场景，不适合大规模的插入和删除操作。12.map 是一个键值对的关联容器，适合需要按键进行查找、有序存储的场景，不适合频繁改变键值对结构的操作。在实际使用中，要根据具体的需求来选择合适的容器。如果需要随机访问元素，或者需要动态数组功能，可以选择 vector；如果需要按键快速查找元素，并且保持元素有序，可以选择 map。

我看过最清楚的保持时间和建立时间的讲解

若直接在module中通过localparam或者parameter进行参数定义的话，会带来两个问题：代码长度增加，不够美观；不利于参数和代码修改；用一个指定的标识符(即名字) 来代表一个字符串，它的一般形式为: ` define 标识符(宏名) 字符串(宏内容) 如： ` define signal string它的作用是指定用标识符signal来代替string这个字符串，在编译预处理时，把程序中在该命令以后所有的signal都替换成string。...

奇偶校验大小端转换综合和不可综合

task和fuction的学习

快时钟到慢时钟的同步问题

Verilog中unsigned与signed加法结果的比较

Verilog中unsigned与signed加法结果的比较

报纸售卖机的投币机

学习《FPGA之道》的积累日常

论文检索号查找

构建任意N的奇偶分频器

什么是亚稳态？  百度百科给出的解释：亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当触发器进入亚稳态时，对于该单元的输出无法预测，且无用的输出电平会沿着信号通道在各级触发器级联式传播  只要系统中有异步元件，亚稳态就是无法避免的，亚稳态通常发生在异步信号检测，跨时钟域信号传输以及复位信号电路（异步复位信号，）等设计中。产生亚稳态后，触发器的输出端Q在稳定下来之前可能是毛刺、振荡、固定的某一电压值，所以降低亚稳态发生的概率成为了FPGA设计中需要重视的一个注意事项。从理论分析上解释

目录FIFO同步FIFO【代码设计】【Testbech】【行为仿真】FIFO  首先声明我的这篇更多的是学习，参考了大佬的文章。  FIFO 的英文全称是 First In First Out，即先进先出。 FPGA 使用的 FIFO 一般指的是对数据的存储具有先进先出特性的一个缓存器，常被用于数据的缓存,或者高速异步数据的交互也即所谓的跨时钟域信号传递。它与 FPGA 内部的 RAM 和 ROM 的区别是没有外部读写地址线，采取顺序写入数据，顺序读出数据的方式，使用起来简单方便，由此带来的缺点就是不

接下来的练习记录150 Exams/review2015 count1kmodule top_module ( input clk, input reset, output [9:0] q); parameter count = 999; always@(posedge clk) begin if(reset) begin q <= 10'b0; end else i

  vivado 2019.1安装modelsim 10.7版本是正确其中modelsim的下载地址是：链接：https://pan.baidu.com/s/1jpdNqo2a6jLtWlgA72l1Aw 提取码：rthz   我安装的参考的是这篇博客，安装modelsim参考的链接  在第十一步的 时候提示无法找到mgls.dll和mgls64.dll文件，然后在评论区找到百度的解决方法，但是以管理员的身份运行，操作后没有顺利执行，而是提示“patch_dll.dat 不是内部或外部命令，也不是可

 HDLBits状态机部分的练习保存

module top_module( input [15:0] a, b, input cin, output cout, output [15:0] sum ); wire cout1[3:0]; assign cout = cout1[3]; bcd_fadd bcd_u1( .a(a[3:0]), .b(b[3:0]), .cin(cin), .cout(cou

转载学习  常用generate语句做三件事情。  一个是用来构造循环结构，generate-for,用来多次实例，其中生成的实例可以是多个类型（1）模块；（2）用户定义原语；（3）门级语句；（4）连续赋值语句；（5）initial和always。  一个是构造条件generate结构，用来在多个块之间最多选择一个代码块，条件generate结构包含if–generate结构和case–generate形式。还有一个是用来断言  其中关键字generate-endgenerate用来指定

    在PYNQ Z1的原厂官方入门手册中的第五章-连接到Juptyer进行在线编程-中介绍了文件在板子和电脑之间传递使用文件共享服务Samba。    遇到的问题：其中需要将自定义的设计的overlay文件夹ready_to_test（包含.bit和hwh文件）放到jupter_notebooks目录下，但是提示没有权限，我尝试更改复制前readt_to_test的权限，没有解决问题，在Windows中无法更改存放目录的权限（linux系统）。    解决方法：在Jupter_notebook中打开