AD Release 10 PCB 中的常见问题及解决办法

作为一名新手小白，刚开始进行PCB设计的时候会遇到各种问题，以下是我遇到过的问题及解决办法，希望对大家有用，不正确的地方也请大家多多指正，谢谢

1、silkscreen over component pads

这个报错是说丝印层的文字和焊盘之间的距离太近了

方法一：修改规则：

Design → Rule → silkscreen over component pads → 将距离修改为0mil

方法二：修改丝印层的字体大小及字体样式

选中一个Text → 右键 → find similar objects（查找相似对象） → 将Designator、Text height、Text weight后的any改为same → 应用并确定 → 在弹出的属性框中修改Text height、Text weight至合适的大小（如：Text height：0.8mm、Text weight：0.2mm），同时可以在Text kind中将默认字体stroke修改为truetype，这是因为truetype比stroke的字体更小一些。

2、short circuit constraint（短路）

按照原理图检查电路是否短路，检查连在一起的焊盘是否添加相同的网络名

3、minimum solder mask sliver constraint（最小阻焊限制）

这个属于阻焊规则，一般是用不到的，可以将这个规则取消

具体方法：Design → Rule → manufacturing →minimum solder mask sliver → 使能的 → 取消勾选 → 确定

4、hole size constraint（PCB钻孔尺寸与PCB规则中设定尺寸冲突）

方法一：更新钻孔尺寸规则

Tools → 设计规则检查 → 打开规则检查窗口 → Design Rules → Hole Size → 双击打开进行规则编辑 → 将最大值、最小值改为包含PCB上钻孔的最大、最小尺寸

方法二：更改规则检查内容，不再上报钻孔尺寸错误冲突

Tools → 设计规则检查 → 打开规则检查窗口 → Rules to check → Hole Size的两个勾选取消

5、unrouted net constraint

①检查是否有多余的飞线

②检查焊盘是否镀金

③检查是否为交叉布线连接的

6、clearance constraint（间隙约束）

改小间隙规则或者增大布线间隙

改小间隙规则：Design → Rule → clearance → clearance → 约束 → 间距（改小）

7、Duplicate Net names wire

工程（C） → 工程参数（O） → option → Net Identifier Scope → global → OK

8、Duplicate component designator（位号重复）

工具 → 复位标号 ，工具 → Annotation → 注解 → 勾选所有器件 → 更新列表 → 接受更新

9、some nets were not able to be matched

原因：PCB画好后再次更改原理图，将更改后的原理图更新至PCB的时候会导致原理图中新生成的网络和PCB中原有的网络不匹配

解决：PCB → 设计 → 网络表 → 编辑网络 → 将PCB中不匹配的网络和当前用不上的网络删除

10、覆铜时与板框的间距太小

创建新的clearance：将板框设置为Keep out layer层，Design → Rule → DesignRules → Electrical → clearance → 右键 → 新规则 → clearance_1* → 修改名称为clearance_poly → where the first object matches → 高级查询 → 查询构建器 → 条件类型选择In Any polygon，此时查询预览会显示Inpolygon → 确定 → where the second object matches → 层选择Keep out layer层 → 修改约束间隔为≥0.3mm → 确定 → 修改优先权 → 将新规则设为优先级1即可

以上内容仅供参考，具体以实际为准