RISCV testbench交叉编译

最新推荐文章于 2024-05-10 09:31:08 发布
最新推荐文章于 2024-05-10 09:31:08 发布
阅读量511 收藏 2
点赞数
分类专栏： CPU liunx RISCV 文章标签： cpu linux
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_51216367/article/details/124171733
版权
CPU 同时被 3 个专栏收录
4 篇文章 0 订阅
订阅专栏
liunx
3 篇文章 0 订阅
订阅专栏
RISCV
2 篇文章 0 订阅
订阅专栏

RISCV testbench交叉编译

riscv64-linux-gnu工具

这里大家在对自己的RISCV小核进行测试的时候可以使用这个交叉编译工具进行testbench编写。为什么说是对小项目测试呢，因为大项目不可能没用过这个东西，所以咱们这里面对的还是RISCV入门的选手们。

gcc

关于GCC想必大家早已经是耳熟能详，那么我们这里选用的是使用在本机的架构上安装别的架构的gcc工具实现交叉编译
在这里插入图片描述

链接 -static

那么这里在我们没有指定-static的时候那么gcc默认是动态链接，这样可以省略很多的计算机虚拟存储，但是我们要在我们自己的裸机上跑的话就必须需要静态链接一下，关于静态链接其实就是计算机在执行一条程序的时候其实是做了很多的事情的所以这个之后我们对其进行静态链接吧他需要的库核函数全都打包在一起以方便我们在我们的项目上运行，但是这个时候其实更多的还是不能运行的，因为你的项目可能这个时候把那个没有输入输出，所以你需要一些不需要输入输出的程序去运行。好了。
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

objdump

那么objdump是个反汇编指令

// objdump
riscv64-linux-gnu-objdump -d [可执行编译文件] | vim -

在这里插入图片描述

然后介绍一下我演示用的是windows的Ubuntu18的linux扩展，这里面有一条命令可以打开内核本机所在地址用来核windows交互，所以你的编译可以核windows互传。在这里插入图片描述

总结

好的我是木林学长技术水平有限，如有错误欢迎批评指正：779163410@qq.com（本人会在闲暇时在嵌入式，集成电路，计算机，物联网互联网方面发布自己经验与心得，喜欢可以关注。谢谢。）
我这里有一个群聊大家可以加进去有问题可以交流：366475079
在这里插入图片描述

木林学长
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
riscv-blas：用于RISC-V的自定义BLAS和LAPACK交叉编译框架
02-19
RISCV用户阅读此 该存储库提供了一个框架，用于为自定义RISC-V体系结构编写和交叉编译自定义优化的BLAS例程。 建筑 riscv64-unknown-linux-gnu工具链必须位于PATH上。 riscv-gfortran也必须可用。 注意gfortran通常不作为标准riscv-tools安装的一部分安装。 默认ISA是rv64gc，在make.inc指定。 您可能要更改此设置。 要构建librefblas，libcblas和liblapack，请运行 make libcblas.a可能与您最相关。 该库提供许多其他软件包期望的标准C BLAS接口。 构建gfortran 我这样做的riscv-gnu-toolchain/build是在riscv-gnu-toolchain/build编辑生成的Makefile，并用--enable-languages=c,c++每一行替
spi接口的简单testbench和仿真脚本打包
01-15
这个文件包含了调用编译命令、设置仿真时间、运行testbench和加载观察波形的命令。通过执行这个脚本，用户可以快速地对SPI接口的Verilog代码进行验证，查看仿真结果是否符合预期。 在学习这个压缩包的内容时，你...
RISCV 交叉编译工具链
wo___fu的博客
06-16 1382
RISC-V GCC交叉编译工具根据环境分为好多种。源码工具链编译器的获取可以通过源码自己编译，也可以直接下载编译好的文件。以下是在Ubuntu环境通过源码的方式安装交叉编译器的操作方法，可以参考源码里提供的说明文件。
搭建RISC_V交叉编译环境
qq_40836704的博客
09-20 5623
搭建RISC_V交叉编译环境 第一章 安装riscv-tools 第二章 安装riscv-toolchain 第三章 安装spike和pk 第四章 安装qemu 第五章 编译、调试和运行[待续] 文章目录搭建RISC_V交叉编译环境前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结 前言 提示：这里可以添加本文要记录的大概内容： 例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。 提示：以下是本篇文章正文内容，下面
ros2 交叉编译 x86到riscv架构
weixin_45174417的博客
03-12 1387
本篇文章记录了ros2 交叉编译（从x86_ubuntu到 riscv_ubuntu）过程，以及问题解决。整体思路：创建riscv_ubuntu docker镜像——源码编译ros2——交叉编译因为ros2没有提供riscv预编译版本，所以不能像arm架构那样在创建docker就直接安装好ros2，需要先创建docker再用源码编译，相对来说实现过程复杂一些。
CPU系统级验证——测试激励——riscv-tests代码结构分析
知识，既贵，又便宜。
10-12 8300
riscv指令集自测试用例，是一种能够自我检测指令集运行成功还是失败的测试程序。这些程序均由汇编语言编写 对于R-I指令测试有操作数激励测试、寄存器激励测试、旁路设计测试、测试0号寄存器、特殊立即数格式测试。 对于R-R指令测试有操作数激励测试、寄存器激励测试、旁路设计测试、测试0号寄存器 旁路设计测试 在工具链中的各测试文件中定义了很多宏，对于DEST_BYPASS情形，通过在待测指令和数据相关的运算指令间插入0~2条NOP指令来实现，此时待测指令的目标寄存器与运算指令的源操作数寄存器相同，并循环执
AHB RAM.zip_AHB总线代码_AHB数据总线_ahb sram verilog_ahb testbench_ahb总线
07-14
本资料包提供的"AHB RAM.zip"包含了使用Verilog编写的AHB总线接口的SRAM（Static Random-Access Memory）代码以及相关的Testbench，这对于理解和实现基于AHB总线的嵌入式系统设计非常有帮助。 首先，AHB总线是ARM...
Testbench.rar_TESTBENCH
07-15
在电子设计自动化（EDA）领域，Testbench是验证数字集成电路设计不可或缺的一部分。它是一个模拟环境，用于模拟真实世界中芯片的输入和预期输出，确保设计符合功能规范。本教程“Testbench.rar_TESTBENCH”专注于...
verilog HDL 16位乘法器实现及testbench文件
02-27
在这个主题中，我们将深入探讨如何使用Verilog HDL实现16位乘法器以及如何编写相应的testbench文件进行验证。 1. **16位乘法器的实现**： - 基本原理：16位乘法器是两个16位二进制数相乘的硬件电路。它通常基于...
testbench.zip
06-01
在IT行业中，Testbench是一个非常重要的概念，尤其是在硬件描述语言（如Verilog和VHDL）中用于验证设计的正确性。"testbench.zip"这个文件可能包含了一个完整的测试平台或者一套测试用例，用于检验某个硬件设计的...
经典8位RISC-CPU设计（附testbench）
06-24
采用哈佛结构设计的简单8位RISC-CPU，包含testbench,可直接在modelsim中出波形。是《Verilog HDL程序设计实例详解》中的8位RISC-CPU的源码，亲测可用！
riscvos-c-tests:oslab2021的测试用例
03-14
riscvos-c-tests 更新通知：make命令进行优化，使用格式替换make all CHAPTER=x第x章的测例。 可选项2，3_0，3_1，3_2，4，5，6，7。 重要-加载地址更新： 第2章所有程序加载位置位于0x80400000，与示例代码一致。 第3章测试程序分为3个批处理，每批的地址都为0x80400000 + id * 0x20000，id为程序在此集合中的序号。每一批都与参考代码一致，请分别测试。 第4-7章所有程序加载位置位于0x1000，与示例代码一致。 guide.md修正： 20210312：lab2当前仅目前仅支持 stdout，也就是 0修正为当前仅目前仅支持 stdout，也就是 1 ，与本仓库测试代码user / include / stdio.h一致 可以在user/asm目录下查看汇编来确认加载地址。 其他内容详见。
risc_cpu设计代码及测试文件完整版
06-27
RISC即精简指令集计算机（Reduced Instruction Set Computer）的缩写； 这个cpu主要包括一下7个子模块: （1）时钟发生器； （2）指令寄存器； （3）累加器； （4）RISC_CPU算术逻辑运算单元； （5）数据控制器； （6）程序计数器； （7）地址多路器。
探索未来的处理器测试：RISC-V Tests
最新发布
gitblog_00090的博客
05-10 295
探索未来的处理器测试：RISC-V Tests 项目地址:https://gitcode.com/riscv-software-src/riscv-tests 项目介绍 在开放源代码的世界里，RISC-V Tests是一个不可或缺的工具，它专注于为RISC-V处理器提供单元测试框架。这个项目旨在确保RISC-V架构的各种实现都能达到一致性，从而保证软件的兼容性和可靠性。 项目技术分析 RISC-V...
使用riscv-tests进行指令测试（一）
百里杨的博客
04-25 1558
riscv-tests，是用于验证RISC-V处理器实现，是否符合其指令集架构规范的一组测试程序。具体来说，riscv-tests目录包含isa、debug、mt和benchmarks的测试文件、底层相关驱动以及编译的文件，用于测试RISC-V CPU的实现。其中，benchmark测试，包含一些业内公认的C代码测试集；而ISA测试，则包含定向指令测试，如机器/用户/监督者模式下I/A/C/D/F/M类型的指令测试。
使用riscv-tests进行指令测试（二）
百里杨的博客
04-25 1214
从入口开始执行，再跳转到位置；在位置，开始做一些初始化操作，主要包括x系列寄存器、mtvec、stvec、satp、medeleg、mideleg、mstatus、mepc等寄存器；其中，mepc寄存器初始化最关键，这里将地址0x80000190，保存到mepc寄存器中，以确保mret指令执行模式返回时，PC可直接跳转到0x80000190处，即处，我们的第一个测试点；
riscv-tests的使用
热门推荐
a_weiming的博客
01-21 1万+
3.4 riscv-tests的使用 3.4.1 riscv-tests目录的作用。 riscv-tests目录放的是isa、debug、mt和benchmarks的测试文件、底层相关驱动、及其编译的文件，用于测试rocket-chip cpu的性能，可以适当地理解为系统验证，即通过编写C/汇编实现cpu性能的评估。riscv-tests目录的编译依赖于riscv-gnu-toolchain目录，...
Three Steps to Set Up a RISC-V SoC UVM Testbench | Agnisys
hungtaowu的博客
09-12 320
Three Steps to Set Up a RISC-V SoC UVM Testbench | Agnisys Verifying any large chip design is challenging, but a system-on-chip (SoC) presents additional requirements. By definition, an SoC includes one or more embedded processors, and the code they execut
linux下反汇编命令,linux下objdump命令用法介绍及如何使用objdump命令进行反汇编
weixin_39745013的博客
04-28 565
objdump[-a│--archive-headers][-bbfdname│--target=bfdname][-C│--demangle[=style]][-d│--disassemble][-D│--disassemble-all][-z│--disassemble-zeroes][-EB│-EL│--endian={big│little}][-f│--file-headers...
Verilog Test Bench深度解析与应用
Verilog Test Bench是验证数字系统设计的关键工具，它模拟真实硬件环境来检查设计的功能正确性。在Verilog HDL中，Test Bench是一个独立的模块，用于生成激励信号、捕获响应，并进行比较以验证设计是否符合预期的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

木林学长

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值