【原理图专题】Cadence 16.6如何把PCB元件位号重排并反标到原理图

本文详细介绍了如何在Cadence 16.6中解决PCB元件位号重排问题,并反标回原理图,包括设置Auto_Rename属性、重新排序器件、反标过程以及注意事项,确保焊接和维修的便利性。
摘要由CSDN通过智能技术生成

在画原理图时我们有时会复制以前项目或其他项目已经现成的模块进行电路的搭建。但可能会遇到一个问题,就是复制过来后位号也跟着过来了。比如说一个板子可能只有100个元件,但是会出现位号上千的元件。这对于后面我们焊接、维修等都很不利。

那可能有人会问,我直接在画完原理图后把位号重排不是一样吗。是的,这在第一版本硬件是可以这么做的,问题也不大。但是如果前期已经进行了PCB评估(如已经对重要的器件进行预布局),那么这样的操作将会在导入网表时将器件的位置全部打乱,这样对这些已经放置的器件,就需要重新放置,增加了工作量。那么有什么办法吗?

如下图所示为Cadence设计的一个标准流程。可以看到第9步就是将PCB设计反标到原理图中。那么这个操作我们具体要怎么做呢&#x

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

阳光宅男@李光熠

持续与大家共同进步

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值