第一步:也是最重要的一步,备份整个工程文件夹。
防止操作过程中误操作导致工程文件出问题,万一出问题,没有备份,调整代价比较大
第二步:确认当前PCB和原理图的网表统一。
稳妥做法:
2a:原理图生成网表
2b:pcb再导入一遍网表
上述两步确保当前PCB和原理图和网表对应关系没有问题。
第三步:PCB位号重排
文件栏–>Logic–>Auto Rename Refdes–>Rename
打开Rename Refdes窗口
可以勾选Use default grid,然后点击More选项进行设置
通常的Set Up选项设置如下,大家有时间可以试试其他的设置都是什么作用
然后点击Close,Rename,close。这时看图中的位号已经重新排布了。
重点来了&#x