硬件工程师面试-2022-9-23

1.DDR选型的注意事项

1.查阅主控支持哪代的DDR
2.选取规格，看项目需要车规，工规
3.选取容量大小
4.选择位宽
5.选择走线拓扑

2.RGMII有多少根线

4个单端TX+一根时钟参考+一根控制信号
4个单端RX+一根时钟参考+1根控制信号
MDC+MDIO ==12根信号线
CLK125: 125MHZ参考时钟输出。
RESETn: 硬件复位低有效

3.对layout时间会对EMC进行优化处理

分功率信号和高速信号
高速信号：
1.阻抗匹配。失配会产生反射，欠阻尼震荡，为高频EMC源头
2.信号走线避免跨分割，跨分割，回流路劲将不可控制，环路大，导致RE可能会出问题
3.包地处理，对于高频时钟和数字信号，需要进行包地处理，避免发生串扰
功率信号：
1.最小环路设计，减少环路
2.功率电感底下不走线，避免提供干扰路径