vivado关于 [XSIM 43-3217] 以及 [XSIM 43-3255] 类型ERROR的解决方法

最新推荐文章于 2024-08-16 19:56:55 发布
最新推荐文章于 2024-08-16 19:56:55 发布
阅读量390 收藏
点赞数 4
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_54039498/article/details/136405420
版权

ERROR: [XSIM 43-3255] File name is missing.
ERROR: [XSIM 43-3217] test_vlog.prj (line 3): Incorrect project file syntax. Correct syntax is one of: vhdl <worklib> <file>, verilog <worklib> <file> [<file> ...] [[-d <macro>] ...] [[-i <include>] ...], or NOSORT. Presence of NOSORT on a line of its own disables file order sorting.

在仿真时可能会出现以上错误, 这可能是某文件在该项目中没有定义为"xil_defaultlib"属性. 解决该问题的步骤: 

1. 打开项目中保存仿真文件的sim_1文件夹, 随后打开自己仿真类型的文件夹, 如实现后仿真打开"impl". 在文件夹内部找到名称为"test_vlog.prj"的文件, 打开该文件, 找到跟在"verilog  \"后的文件, 正常的文件应该是"verilog xil_defaultlib  \"后面. 

2. 在项目中点击该文件, 点击上方"Properties"标签, 将"LIBRARY"属性填写为"xil_defaultlib"即可

云梦天边
关注
  • 4
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
ug953-vivado-7series-libraries.pdf
04-23
Vivado Design Suite 7 Series FPGA and Zynq-7000 SoC Libraries Guide (UG953 v2022.2) 是一份详细文档，旨在为用户介绍在设计7系列FPGA（Field-Programmable Gate Array）以及Zynq-7000系统级芯片（System-on-...
ERROR: [XSIM 43-3268] ERROR: [XSIM 43-3217]
qq_42565324的博客
12-27 824
解决方法：TCL 控制台运行命令：set_property library xil_defaultlib [get_files]最近在AXI_LITE IP核中进行仿真时遇到下面的问题。
Vivado XSIM仿真器 前仿真、后仿真寄存器信号输出高阻态
membre_non的博客
07-14 646
因为计数器从8192倒序计数到0，综合后寄存器被优化为了14位。在综合后、布线后的行为仿真和时序仿真都显示高阻Z，且复位信号不起作用。因为解决不了modelsim综合后仿真一直报错的问题，只能先用Vivado自带的XSIM仿真，遇到了一个莫名其妙的bug。综合后仿真波形正常。在模块中定义了20位的计数器。
Vivado工程文件分类
X
11-16 1249
只需要在创建的时候，选择自定义路径即可，最好在原有的new文件夹下新建文件夹。 至于路径的匹配，可以自己试试，在原有默认new下创建文件夹，选中新的文件夹后，内部的Verilog文件可以访问外部new文件夹的文件，其他的可以自己试试，或者加上include试试。 ...
Vivado 仿真器中以批处理或脚本模式（Batch or Scripted Mode）进行仿真
qq_43541062的博客
05-05 1431
1、xvlog会analyze解析HDL文件；analyze: 读入RTL代码，分析每个文件的语法是否正确。（这个时候每个module还是独立的，没有instance的关系）2、xelab会将 HDL 模型编译为快照，快照以模拟器可以执行的形式表示模型（就是之前提到的第一阶段），其中有elaborate（用analyze已经读入的RTL代码来构建hierarchy。顶层是可以设置的。
vivado仿真出错
Kevin
03-25 9443
vivado仿真时，有时候会出现各种奇怪的错误，错误提示很模糊，有时候是testbanch的语法错误，有时候和路径有关系，或者是电脑防火墙每关闭； 1、如下是路径问题： 提示如下错误：ERROR: [XSIM 43-3225] Cannot find design unit xil_defaultlib.glbl in library work located at xsim.dir/work. 查看.log文件，并没有给出实质性的错误提示，打开对应文件位置，也没有work文件，更换一台电脑再次仿真，
vivado 使用源文件
cckkppll的博客
01-13 1313
vivado 使用源文件
【常见 Error & Bug】Vivado仿真报错 ERROR: [XSIM 43-3322] 解决方法
记录学习历程
10-10 6031
在进行 DDR3 实验时，仿真时出现以下报错信息。谷歌翻译为：错误:[XSIM 43-3322]顶层Verilog设计单元在库工作中静态精化失败。
ug902-vivado-high-level-synthesis（中文）.pdf
08-09
ug902-vivado-high-level-synthesis（中文）、HLS学习必备开发文档
ug1197-vivado-high-level-productivity
11-02
UltraFast Vivado HLS 方法指南 Vivado HLS（High-Level Synthesis）是一种高层次综合工具，用于将高级语言（如C/C++）编写的算法转换为RTL（Register Transfer Level）代码，以便在FPGA或ASIC上实现高速执行。UG...
ug871-vivado-high-level-synthesis-tutorial.pdf
06-12
UG871 - Vivado Design Suite Tutorial: High-Level Synthesis (v2019.1)，UG871文档最新版本，适用于vivado 2017以及之后的版本
ug947-vivado-partial-reconfiguration-tutorial
03-25
本教程“ug947-vivado-partial-reconfiguration-tutorial”专门探讨了Vivado中的部分重配置技术，这是现代FPGA设计中一个关键且高级的功能。通过部分重配置，设计者可以在FPGA芯片运行时动态地更新部分逻辑，极大地...
vivado xsim 终端 模拟
yvee的博客
01-06 804
vivado xsim 终端 模拟
vivado仿真出错： Please check the Tcl console or log files for more information.
m0_37738874的博客
07-29 9339
综合、实现通过后，仿真时报错：“[USF-XSim-62] ‘simulate’ step failed with errors. Please check the Tcl console output or’E:/vivado/…/sim_1/behave/xvlog…’,出现此类不知明错误时，一种解释是license过期，另一种有效的解决方法是直接删除”/sim_1/behav/xsim“文件夹下的所有文件，解决问题；个人猜测是多次仿真，文件出现冲突。
vcs仿真错误
weixin_53063701的博客
12-10 1153
vcs仿真错误汇总
vivado报错：USF-XSim-62的常见解决办法
热门推荐
a1197512981的博客
08-13 1万+
vivado报错：USF-XSim-62的常见解决办法（亲测有效）
xsim不是内部或外部命令
Huskar_Liu的博客
05-08 564
运行仿真时，bat文件中的xsim无法启动，提示不是内部命令， 解决办法，在环境变量中添加。 path中，添加，D:\Xilinx\Vivado\2019.1\bin
[XSIM 43-3225]Cannot find tb design unit work. in library work located at xsim.dir /work解决
Summer0109的博客
08-24 1514
进行Vivado 仿真时出现报错xsim[43-3225] Cannot find tb design unit work. in library work located at xsim.dir /work，解决方法如下： 检查tb选项中的hierarchy update mode，是否为Automatic Update, Manual Compile Order,若是，重新设置后refresh. 移除并重新添加tb文件。 代码有语法问题。 来源：AR# 56685: 2013.1 Vivado S
FPGA 综合笔记
最新发布
飞多学堂的博客
08-16 439
如果您的测试台在上升的时钟边缘精确更新了 TxSync 输入，那么 nextState 中将会出现一个毛刺。您的模拟器可能会消除这个毛刺，使其看起来 nextState 从未进入过 State_WRITETOLANE1 状态，但实际上它确实进入过，只是非常短暂。在我的情况下，我是在下降的时钟边缘更新输入的。启动失败板子：带10k 上电阻，CONIFG_DONE 脚对地95M电阻，对VCC电阻：32k。怀疑1：板子 FPGA 引脚有四根分线，怀疑是飞线过多，在操作时烧了板子。尝试重新焊接 R19 ，失败。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值