ERROR: [XSIM 43-3268] ERROR: [XSIM 43-3217]

最新推荐文章于 2024-04-06 00:15:44 发布
最新推荐文章于 2024-04-06 00:15:44 发布
阅读量891 收藏 15
点赞数 14
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_42565324/article/details/135237741
版权
文章讲述了在AXI_LITEIP核的仿真过程中遇到的两个错误，涉及逻辑库名中的特殊字符问题和项目文件语法错误。解决方法是通过TCL控制台运行set_propertylibraryxil_defaultlib命令来修正这些问题。
摘要由CSDN通过智能技术生成

最近在AXI_LITE IP核中进行仿真时遇到下面的问题
ERROR: [XSIM 43-3268] Logical library name '"../../../../../../../ip_repo/motor_ctrl_1.0/src/ddr_motor_ctrl.v"' should not contain white space, new line, /, \, = or .
ERROR: [XSIM 43-3217] test_ddr_motor_ctrl_vlog.prj (line 2): Incorrect project file syntax. Correct syntax is one of: vhdl <worklib> <file>, verilog <worklib> <file> [<file> ...] [[-d <macro>] ...] [[-i <include>] ...], or NOSORT. Presence of NOSORT on a line of its own disables file order sorting.

解决方法：TCL 控制台运行命令：set_property library xil_defaultlib [get_files]

102研究生
关注
[XSIM 43-3225] Cannot find design unit xil_defaultlib.simple_ram_tb in library work located at xsim.
nature_forest的博客
05-05 9917
2015.03 vivado，编写了一个仿真vivado simple_ram_dual IP核，想检测下伪双口ram的实际功能。结果报了如下错误 [XSIM 43-3225] Cannot find design unit xil_defaultlib.simple_ram_tb in library work located at xsim.dir/work. 直接说结果，就是
vivado关于 [XSIM 43-3217] 以及 [XSIM 43-3255] 类型ERROR的解决方法
weixin_54039498的博客
03-01 441
1. 打开项目中保存仿真文件的sim_1文件夹, 随后打开自己仿真类型的文件夹, 如实现后仿真打开"impl". 在文件夹内部找到名称为"test_vlog.prj"的文件, 打开该文件, 找到跟在"verilog \"后的文件, 正常的文件应该是"verilog xil_defaultlib \"后面.2. 在项目中点击该文件, 点击上方"Properties"标签, 将"LIBRARY"属性填写为"xil_defaultlib"即可。
【常见 Error & Bug】Vivado仿真报错 ERROR: [XSIM 43-3322] 解决方法
记录学习历程
10-10 6224
在进行 DDR3 实验时，仿真时出现以下报错信息。谷歌翻译为：错误:[XSIM 43-3322]顶层Verilog设计单元在库工作中静态精化失败。
VIVADO调试错误【持续更新】
最新发布
w0827073X的博客
04-06 429
原文链接：https://blog.csdn.net/qq_42565324/article/details/135237741。最近在AXI_LITE IP核中进行仿真时遇到下面的问题。
vivado仿真出错
Kevin
03-25 9637
vivado仿真时，有时候会出现各种奇怪的错误，错误提示很模糊，有时候是testbanch的语法错误，有时候和路径有关系，或者是电脑防火墙每关闭； 1、如下是路径问题： 提示如下错误：ERROR: [XSIM 43-3225] Cannot find design unit xil_defaultlib.glbl in library work located at xsim.dir/work. 查看.log文件，并没有给出实质性的错误提示，打开对应文件位置，也没有work文件，更换一台电脑再次仿真，
RROR: [XSIM 43-3238] Failed to link the design.
weixin_30649641的博客
12-25 1286
仿真时遇到上述错误，在tcl下运行 set_property -name {xsim.elaborate.xelab.more_options} -value {-cc clang} -objects [get_filesets sim_1] 转载于:https://www.cnblogs.com/yssrf-possible/p/8109892.html...
win10中ISE14.7的Simulation仿真出错"ERROR:Simulator:861 – Failed to link the design"
06-05
本文档可以解决win10环境中使用ISE14.7的Simulation仿真时总是出错"ERROR:Simulator:861 – Failed to link the design" 解决方法和解决工具都在本文档里面！下载查看。
Pass Through NonSizing Optimizer ERROR: [VRFC 10-2063] Module <uiudp_stack> not found while processing module instance <uiudp_stack_inst> [D:/project/9689/ad_test_top_2023010302_chandbg/src/06_udp/master_wrapper.v:180] ERROR: [XSIM 43-3322] Static elaboration of top level Verilog design unit(s) in library work failed.
06-08
这个错误提示是由于在一个模块实例中引用了一个不存在的模块所导致的。在你的代码中，第180行的`uiudp_stack_inst`实例中使用了`uiudp_stack`模块，但在代码中并没有找到这个模块。你需要检查一下代码，确认`uiudp_...
为什么行为仿真报错ERROR: [USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or 'D:/desk_2/poalr/poalr.sim/sim_1/behav/xsim/elaborate.log' file for more information.
05-12
这个错误可能由许多原因导致，例如： 1. 代码中有语法错误或逻辑错误，导致仿真无法成功。 2. Vivado 工具版本问题，可能需要更新或降级 Vivado 工具版本。 3. 仿真文件中缺少必要的文件或库文件。...
这个报错是什么意思ERROR: [USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or 'D:/desk_2/poalr/poalr.sim/sim_1/behav/xsim/elaborate.log' file for more information.
05-12
这个报错是在使用Xilinx Vivado设计软件进行仿真时出现的...您需要检查Tcl控制台输出或“D:/desk_2/poalr/poalr.sim/sim_1/behav/xsim/elaborate.log”文件，以获取更多详细信息，以确定问题的根本原因，并进行修复。
关于Vivado Simulator-ERROR: Cannot find design unit work. in library work located at xsim.dir /work
zpc0212的博客
09-09 3236
当在Vivado进行功能仿真时，经常会出现下方错误： 在谷歌之后发现解决办法并不是很好用。经过多次改正程序后发现，这个错误的主要原因是FPGA程序中有逻辑错误。 由于Vivado纠错能力较差，一般的语法错误会提示，但是逻辑错误一般不会提示，所以在进行仿真的时候会出现错误。 建议： 可以将Vivado与MODELSIM关联，然后应用MODELSIM进行逻辑纠错。...
vivado [XSIM 43-3409]Failed to compile generated C file [XSIM 43-3225] Cannot find design unit
yvee的博客
12-27 1133
vivado XSIM 43-3409 43-3225 报错解决参考
[XSIM 43-3225] Cannot find design unit xil_defaultlib.multi_j_tb in library work located at xsim.dir
Lily4801的博客
04-04 5495
最近在写verilog，发现CSDN上很多人都会把自己的学习心得和调试过程上传。我也就效法一下。在对IP核进行时序的过程中，出现了如题的错误。并且有一条warning如下[IP_Flow 19-1687] The current project language is set to Verilog. However IP 'mult' does not support 'Verilog Simul...
[XSIM 43-3225]Cannot find tb design unit work. in library work located at xsim.dir /work解决
Summer0109的博客
08-24 1568
进行Vivado 仿真时出现报错xsim[43-3225] Cannot find tb design unit work. in library work located at xsim.dir /work，解决方法如下： 检查tb选项中的hierarchy update mode，是否为Automatic Update, Manual Compile Order,若是，重新设置后refresh. 移除并重新添加tb文件。 代码有语法问题。 来源：AR# 56685: 2013.1 Vivado S
ERROR: [XSIM 43-3356] Could not open file xsim.dir/xxx_behav/xsim.type for writting
weixin_47351596的博客
06-13 959
ERROR: [XSIM 43-3356]
linux运行pl一直不能成功,已解决: zynq7000：PL端搭建4个以太网，但是无法正常启动 - Community Forums...
weixin_32494473的博客
05-03 2214
打印信息如下：Marvell 88E1510 e000b000.ethernet-ffffffff:00: attached PHY driver [Marvell 88E1 510] (mii_bus:phy_addr=e000b000.ethernet-ffffffff:00, irq=POLL)macb e000b000.ethernet eth0: Cadence GEM rev 0x00...
vivado 仿真出现Cannot find design unit xil_defaultlib错误
jingjiankai5228的博客
03-13 4302
将要仿真的文件设置为top
Vivado [SIM 43-3322] Static elaboration of top level Verilog design unit(s) in library work failed.
热门推荐
十二月未央未眠
05-18 1万+
今天在使用vivado，对顶层模块写对应仿真文件，的时候遇到上述图片出现的问题 解决方法是： 除了在仿真文件中应该写命名端口连接（而不是顺序连接），在顶层模块的design文件中也应该用命名端口连接。 这是顺序连接： 这是命名连接 仿真文件中的命名连接 仿真成功 ...
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值