实现流水灯的时序逻辑和组合逻辑的划分问题

最新推荐文章于 2024-04-21 21:26:38 发布

19001213

最新推荐文章于 2024-04-21 21:26:38 发布

阅读量340

点赞数 1

分类专栏：初学FPGA

本文链接：https://blog.csdn.net/weixin_55394745/article/details/118915003

版权

初学FPGA 专栏收录该内容

2 篇文章 0 订阅

订阅专栏

流水灯的实现需要一个定时器来控制移位的时间以实习流水灯，那么该把这个控制条件划分为组合逻辑还是时序逻辑呢？

我一开始是想着把时序和逻辑严格分开的，就把这个控制条件划给了组合逻辑

例如：

但这会导致出现这样的错误

因为若是划给组合逻辑就会导致控制条件只会判断一次，使得引脚信号被固定在VCC or GND

(因为语句是并行执行的，counter还没计数，被已经比较完了)

所以需要划给时序逻辑，如

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

19001213

关注关注

1
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

专栏目录

【重拾FPGA】分开时序和组合逻辑，让写代码思路更清晰

要恰饭得嘛

05-14

1765

感谢锆石科技。学了一下锆石科技的按键消抖，真的是突然豁然开朗，收益匪浅。锆石科技代码风格就是将时序逻辑和组合逻辑分开，用类似于状态机的方式赋值，这样真的，让我思路很清晰，逻辑条理也很好，不容易因为赋值问题出现bug。可能是我太菜了呜呜呜。我就写一下这个计数20ms的按键消抖程序吧。首先是变量定义，因为要分开时序和组合来写，因此要定义的变量有点多，且都是经过了一个D触发器的： inp...

状态机实现流水灯 FPGA实验

weixin_48302823的博客

04-25

1631

一：什么是状态机？状态机的基本要素有 3 个，其实我们在第一节的举例中都有涉及，只是没有点明，它们是：状态、输出和输入。 1、状态：也叫状态变量。在逻辑设计中，使用状态划分逻辑顺序和时序规律。比如：设计伪随机码发生器时，可以用移位寄存器序列作为状态；在设计电机控制电路时，可以以电机的不同转速作为状态；在设计通信系统时，可以用信令的状态作为状态变量等。 2、输出：输出指在某一个状态时特定发生的事件。如设计电机控制电路中，如果电机转速过高，则输出为转速过高报警，也可以伴随减速指令或降温措施等。 3、输入：指

参与评论您还未登录，请先登录后发表或查看评论

数字逻辑设计多功能流水灯的原理图

06-14

实现功能：循环流，单向流，有间隔时间，全亮全灭

时序逻辑学习——流水灯（计数器）

m0_70935984的博客

04-15

420

时序逻辑 以1s频率闪烁的led灯，亮灭各500ms

数学逻辑实现流水灯

qq_52046034的博客

10-31

256

利用数学思想应用于单片机中。

51单片机的流水灯--逻辑实现

Xiao_peng117的博客

11-14

960

流水灯--逻辑实现

：单片机流水灯控制的性能测试指南：确保可靠性和效率

单片机流水灯控制是一种广泛应用于嵌入式系统中的技术，它通过控制一组 LED 灯的闪烁顺序，实现各种视觉效果。流水灯控制系统由单片机、LED 灯和相关外围电路组成，单片机负责根据预定的程序控制 LED 灯的开关状态，...

流水灯单片机程序设计与外围设备协作指南：打造高效系统

流水灯单片机程序设计涉及使用单片机控制一组LED灯，以实现流水灯效果。其基础知识包括： * **单片机简介：**了解单片机的结构、工作原理和基本指令集。 * **I/O端口操作：**掌握单片机I/O端口的配置、读写操作和...

关于操作系统设计的基本原理和设计原则

tugouxp的专栏

03-09

6936

操作系统设计的精妙之处就在于，在底层硬件之上创造了新的抽象，对于系统初始化来说，它呈现了执行流到线程转化这一概念，该概念远远比它的实现细节更加重要，处理器以“取指-执行”为周期开始串行执行指令，而初始化代码将自身转化为一个并发处理系统，这里的关键之处在于，初始化代码并不是创建一个独立的并发系统，然后跳转到新的系统。

"ABEL硬件描述语言的Maude重写逻辑语义及硬/软件协同设计分析

理论计算机科学电子笔记176（2007）47-60...分析方法是基于对LTL时序逻辑公式的有限系统行为的跟踪检查。硬件、嵌入式软件以及两者之间的交互的形式属性都可以通过这种方式进行分析。我们

FPGA_流水灯

安赫' 的博客

12-19

2029

FPGA学习之路——FPGA_流水灯

数电实验 时序逻辑电路1（计数器译码型8位流水灯）

最新发布

google20的博客

04-21

2137

设计计数译码型8位流水灯的逻辑电路。要求采用JK或者D触发器构成SSI异步3位二进制计数器和74138实现。使用VHDL语言描述做一个分频器，利用实验板50MHZ系统时钟，采用分频的方案产生1HZ、2HZ、4HZ、8HZ的低频时钟信号，并用示波器显示其中低频信号。调用50M分频信号模块，将1Hz信号作为流水灯电路的CP信号输入，设计一个自动流水灯。

FPGA学习笔记（1）简单的时序逻辑电路——流水灯

m0_52040183的博客

11-22

3108

FPGA学习笔记（1）简单的时序逻辑电路——流水灯 编程语言为Verilog HDL 原理（1）设计一个计数器，使开发板上的4个LED状态每500ms翻转一次。开发板上的晶振输出时钟频率为50MHz，即时钟周期为20ns。这样可以计算得出500ms = 500_000_000ns/20ns = 25_000_000，即需要计数器计数25_000_000次，也就是需要一个至少25位的计数器（225>25_000_000>224）。且每当计数次数达到需要清零并重新计数。计数器的核心

基础项目（1） 流水灯项目讲解

aoze8939的博客

09-13

1571

写在前面的话这一节呢，我们来实现一个流水灯驱动程序的编写，当然啦，点灯不是目的，最重要的是我们通过这个流水灯代码的实现可以掌握一些重要的规范。项目需求我们要求流水灯模式如下：当复位键按下时，灯全部熄灭，当复位键放开以后，首先，点亮第一个灯，然后第一个灯熄灭，同时点亮第二个灯，接着，第二个灯熄灭，同时点亮第三个灯，然后，第三个灯熄灭，同时点亮第四个灯，最后第四个灯熄灭，同时点亮...

实验五：MSI时序逻辑部件应用（彩灯流水电路的设计）0

m0_63790127的博客

04-29

3007

如果想要将设计目标改为七暗一亮，且亮灯按节拍右移，我们可以附加两片74LS04芯片，将74LS138芯片的所有输出信号对应输入74LS04芯片的输入端，再从74LS04芯片的输出端对应输出到彩灯上，从而实现刚好与原设计刚好相反的目标。用一片四位二进制计数器(74LS161) 和3/8译码器(74 LS138)实现彩灯流水电路的设计是可行的，实验成功实现了暗灯按照节奏右移的功能。设计一电路以驱动八只灯，并使其七亮一暗，且这一暗灯按一定节拍循环右移。

组合逻辑与时序逻辑，逻辑的接口处数据稳定处理摘记

weixin_30706507的博客

07-06

401

1.1 建立时间与保持时间建立时间（Tsu：set up time）是指在时钟沿到来之前数据从不稳定到稳定所需的时间，如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器；保持时间（Th：hold time）是指数据稳定后保持的时间，如果保持时间不满足要求那么数据同样也不能被稳定的打入触发器。建立与保持时间的简单示意图如下图1所示。图1 保持时间与建立...

FPGA学习笔记（三） 流水灯入门FPGA设计流程及阻塞/非阻塞赋值的分析

贾saisai的博客

09-24

1178

下图是仿真，对区段进行截取可以看到200ms，LED的时间变化一次。按键没有按下的时候，RESET是高电平，按键按下的时候是低电平。下载程序到板子中，也可以看到实现了流水灯。我应该把注释写清楚了。

【接口时序】2、Verilog实现流水灯及与C语言的对比

weixin_30794499的博客

08-12

317

一、软件平台与硬件平台　　软件平台：　　1、操作系统：Windows-8.1 　　2、开发套件：ISE14.7 　　3、仿真工具：ModelSim-10.4-SE 　　硬件平台：　　1、FPGA型号：XC6SLX45-2CSG324 二、原理介绍　　我的开发板上有4个LED灯，原理图如下：　　　　　　由原理图可知仅当FPGA的对应管脚输入低电平时LED才会亮...

【FPGA零基础学习之旅#3】时序逻辑电路设计-计数器设计和闪烁LED灯

m0_56262476的博客

02-13

1079

实现AC620开发板的板载LED灯每500ms翻转一次电平，扩展学习实现LED流水灯。实现基础的25位计数器，以此来判断电平的翻转时间。在前仿真时使用了参数化设计，并分析了由布局布线而产生的中间态，以及在后仿真中的中间态情况。

Quartus II 13.1流水灯设计：时序仿真与逻辑实现

本篇文档主要介绍了如何在Quartus II (版本13.1) 软件环境下进行启动时序仿真，特别是针对流水灯设计的两个不同实现方法。首先，实验目标包括掌握Quartus II这款EDA集成工具的使用，理解基于PLD的电子设计自动化流程...