【Multisim仿真】利用计数器74LS161设计模10计数器和进行译码显示实验

        既然两个实验都做完了那就一起写了放上来帮助有缘人=v=。还是先放最简单的实现模10计数器功能的仿真图。

        以上这个电路的缺点就是太简单了，不具有可调性，通过加开关可以对计数器功能进行控制。但是拿去做个实验已经够了。

一、74LS161的逻辑功能和工作原理

        先通过仿真电路介绍一下74LS161的四个功能（其实看功能表也知道，这里就是具象化一下）

        ①异步清零功能

        只要清零端CLR=0（输入低电平）时，则输出QdQcQbQa=0000，与其他输入信号无关，也不需要CP脉冲的配合，所以称为“异步清零”。

        ②同步并行置数功能

        在CLR=1，且LOAD=0的条件下，当CP上升沿到来后，触发器QdQcQbQa同时接收D、C、B、A输入端的并行数据。由于数据进入计数器需要CP脉冲的作用，所以称为“同步置数”，由于4个触发器同时置入，所以又称为“并行”。

        下面这我从D、C、B、A输入端置入的数分别为0101，所以右边译码器显示为5。

        ③保持功能

        在CLR=1，且LOAD=1的条件下，ENP、ENT两个使能端只要有一个低电平，计数器将处于数据保持状态，与CP及D、C、B、A输入无关。

        可以看到我之前置数为5，但是进到计数功能之后，把ENP和ENT任意一个变为0输出状态就保持了。

        ④计数功能

        在CLR=1，且LOAD=1，ENP=1，ENT=1条件下，计数器对CP端输入脉冲进行计数，计数方法为二进制加法，状态变化在QdQcQbQa=0000~1111间循环。

        还是放一张功能表吧。s 

二、通过74LS161构成模10计数器的两种方法

        （1）反馈置零法

        反馈置零法是利用清除端CLR构成，即：当QdQcQbQa=1010（十进制数10）时，通过反馈线强制计数器清零，如图（a）所示。由于该电路会出现瞬间1010状态，会引起译码电路的误动作， 因此很少被采用。

        （2）反馈置数法

        反馈置数法是利用预置数端LOAD构成，把计数器输入端D、C、B、A全部接地，当计数器计到1001（十进制数9）时，利用Qd、Qa反馈线使预置端LOAD=0，则当第十个CP到来时，计数器输出端等于输入端电平，即：Qd=Qc=Qc=Qa=0，这样可以克服反馈置零法的缺点。利用预置端 LD构成的计数器电路如图(b)所示。（也不止是非要用Qd和Qa和与非门，只要你在1001时能够跳转就行。这里就是）

        文章初展示的电路就是用反馈置数法做的。如果你想加一点细节控制（可以但没必要），就到处加一点开关（没用）。

 三、用逻辑分析仪分析波形

        ①如果你想知道QaQbQcQd输出的波形，可以用逻辑分析仪。

        如果你不知道怎么保持完整波形。 

        ②如果你想知道七段数码管的管脚电平。

      

         一一对应吧朋友。如果你懒得一一对应。

四、保留节目找元件。

        看了一下上一篇找了啥，74LS48D、共阴极七段数码管、VCC（电源）、单刀双掷开关、接地。OK现在就找一下74LS161、CP方波时钟、与非门、逻辑分析仪。

        （1）74LS161

        （2）CP方波时钟

        （3）与非门

        （4）逻辑分析仪

        实际电路搭出来就是这个样子，好了没有什么其他的了，over！