Cadence OrCAD and Allegro使用说明及问题总结—— 设置移动器件是不显示飞线

最新推荐文章于 2025-09-21 14:18:02 发布

阿奇吖

最新推荐文章于 2025-09-21 14:18:02 发布

阅读量242

点赞数 6

CC 4.0 BY-SA版权

文章标签：硬件工程单片机 pcb工艺 stm32 嵌入式硬件物联网 51单片机

本文链接：https://blog.csdn.net/weixin_57517570/article/details/151904835

1.首先选择移动命令，选择移动命令后，设置“Potions”侧边栏。如下图所示。

2.勾选“Slide etch”复选框，这时再移动器件将不显示飞线。

感谢大家，点点关注，不迷路！

日后我会陆续更新Cadence OrCAD and Allegro软件使用和PCB设计的小tip！

同时也会将平时大家普遍会遇到的问题总结好陆续更新上传！

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

阿奇吖

关注关注

6
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

Allegro如何设置飞线的显示方式？

bhxc809751502的博客

01-24

1502

博主将会定期或不定期分享PADS，Allegro设计技巧和经验。第一种飞线的显示方式有时候不方便查看网络之间的连接，这时候可以选择Straight的显示方式。Closest endpoint：最靠近端点。Pin to pin：引脚到引脚。跳出下面对话框，根据需求设置。Straight的显示效果。Straight：直的。Jogged的显示效果。Jogged：拼合的。

Cadence OrCAD Capture 如何在原理图中设置网络的飞线拓扑结构

fydar的博客

09-10

1237

本文介绍在原理图设计阶段，设置关键网络的飞线显示拓扑结构。

参与评论您还未登录，请先登录后发表或查看评论

Cadence17.4 orcad和allegro问题合集

weixin_44849601的博客

10-22

353

cadence orcad问题合集

Cadence Allegro学习之交互式布局与飞线处理

风雨无阻

03-13

7128

1交互式布局（1）导入第一方网表（2）打开如下同步设置（3）点击MOVE选项（4）到原理图中框选器件（5）返回PCB EDIT软件发现框选的器件已经被高亮选中，集体移动出来。 2飞线处理（1）打开与关闭所有飞线（2）显示部分飞线（3）隐藏地飞线

Cadence OrCAD和Allegro 更新封装

silent_dusbin的博客

10-26

2070

FPM生成的封装保存出现如下问题： WARNING(SPMHA1-297): Create symbol illegal element 菜单里 Setup -> Design Parameter 打开Design Parameter Editor 打开第二个Tab “Design” 最下面的Drawing Type改成Package 保存一下 Allegro 更新封装 FPM生成的.dra .psm .pad .ssm 文件要一起移植修改后Place->update symbols 选择需

Allegro的飞线管理

zhangliming1的博客

04-20

8054

Allegro的飞线管理在使用Candence的时候，我们用OrCAD设计完原理图把网络Allegro之后，我们就可以进行布板设计了，本篇介绍一下飞线的管理使用，希望能给大家一些帮助。什么是飞线图1所示弯折的蓝线就是所谓的飞线，它表示的含意是我们导入的网表中两个PIN之间是有电气连接的，但我们还没有把两个PIN接起来（如图中所示，已经完成布线的网络连接是不会有飞线显示的）。图1：飞线1...

Cadence 16.6 Allegro PCB操作技巧之：关闭与显示网络飞线

热门推荐

坚韧与专注

05-30

3万+

Cadence 16.6的 Allegro PCB功能还是比较强大的，之前一直用Altium Designer 9，感觉还是挺简单与经典的，想顺便也把Cadence 这个强大的工具软件用起来，目前也处于不断的搜索学习阶段，可能会遇到一些初级的问题，如关闭与显示网线飞线怎样设置呢？软件不可能为我们布好局，连好线，这是每个硬件工程师或是PCB Layout工程师要做的事情，因为，软件目

Allegro上如何让飞线以方框形式显示

weixin_54787054的博客

11-27

3639

选择需要改成方框显示的网络，左边选择Voltage，Value里面输入任意一个数字，比如0或者1，apply。Allegro可以让飞线以方框形式显示，让走线评估更简单，尤其是电源和地，如下图。Allegro上如何让飞线以方框形式显示。可以看到网络已经显示成了方框形式的了。选择Edit-Property。Find选择Nets。

cadence line 删除_cadence allegro16.3常见问题解答

weixin_39788969的博客

12-20

4009

1. Allegro中我设置了highlight的颜色为白色，但选中后颜色是白蓝相间的，很不方便查看。是什么地方需要设置，哪位大虾告诉哈我？答：setup/user preferences/display/display_nohilitefont 这个选项打勾就行了。2. 不小心按了Highlight Sov后部分线高亮成白色，怎样取消？答：这个是用来检查跨分割的，取消的办法是：如果是4层板的话，...

Cadence Allegro 16.6 软件操作速成实战 100讲.pdf

05-14

Cadence Allegro是一款广泛应用于电子设计自动化领域的软件，特别是在进行原理图(SCH)和印制电路板(PCB)设计时，其具备强大的功能和高效的性能，深受工程师们的喜爱。Cadence Allegro 16.6版本是对之前版本的改进与...

Allegro在走线时如何隐藏其它网络的飞线？

bhxc809751502的博客

10-23

913

Allegro在走线时，自动隐藏其它网络的飞线，在走线的过程中不会被其它飞线干扰，从而方便快速的走线。先激活走线命令，然后在Options选项卡上勾选Auto-blank other rats。走完线后，其它的预拉线又全部显示出来，如下图所示。则在走线时，其它网络的预拉线全部自动隐藏。在走线过程中，其它飞线自动隐藏。

硬件工程师成长之路：从入门到精通的技术旅程

binbinaishijie88的博客

08-31

2632

本文分享了一位资深硬件工程师的成长经验和建议。文章从基础知识积累、专业技能提升、专业方向选择、工程管理扩展四个阶段详细阐述了发展路径，强调理论与实践相结合的重要性。作者建议从简单电路项目入手，逐步掌握PCB设计、嵌入式开发等核心技能，并提醒工程师要关注行业技术动态，保持学习热情和动手能力。文章特别指出，硬件工程师需在技术深度之外培养项目管理、成本控制等综合能力，才能在职业道路上走得更远。全文充满实用建议和真实案例，为硬件工程师提供了有价值的职业发展参考。

基于单片机的老年人身体健康蓝牙监测手环（论文+源码）

最新发布

09-21

363

本文设计了一款基于STM32F103控制器的老年人健康监测手环，集成MPU6050、DS18B20和MAX30102传感器，实现跌倒检测、体温、心率及血氧监测功能。系统具备蜂鸣器报警、液晶显示和蓝牙数据传输功能，可将健康数据实时上传至手机APP，并允许用户自定义各项健康参数的报警阈值。系统框架图清晰展示了各功能模块的协同工作关系。

嵌入式铁头山羊stm32：一文总结

古泽汉书的博客

09-11

1452

STM32是一款32位ARM Cortex内核微控制器，由意法半导体生产。它具有强大的运算能力和丰富的外设接口，如GPIO、USART、I2C、SPI等通信协议，支持多种工作模式（输入/输出、推挽/开漏等）。STM32广泛应用于嵌入式系统开发，可用于控制外设、数据采集和实时处理等场景。开发时需掌握时钟树配置、中断管理、定时器使用以及ADC模数转换等核心功能。本文详细介绍了STM32的基本原理、硬件接口协议、外设驱动方法及典型应用实例（如LED控制、OLED显示、超声波测距等），为开发者提供了全面的技术参考。

PCB中晶振的布局

qq_63686711的博客

09-21

403

PCB设计中晶振的摆放位置至关重要，它既是系统的"心脏节拍器"，又是电磁干扰的主要来源。晶振应远离板边3-5mm，靠近使用芯片并保持完整地平面，以减小EMI辐射、提高抗干扰能力并避免机械应力影响。布局时需最小化环路面积、避免时钟线过孔、远离噪声源，并禁止下方走线。这些细节处理能让设计从"能用"升级为"优秀"，是确保产品稳定性的关键因素。

C2000基础-SCI介绍及使用

hazy1k的博客

09-18

1108

TMS320F28P550集成了三个高性能SCI串口模块（SCIA/B/C），支持全双工异步通信，最高波特率12.5Mbps，可配置数据位（5-9位）、停止位（1-2位）和校验位。开发示例展示了通过CCS和syscfg工具配置SCIA（GPIO28/29引脚）为115200波特率、8N1格式，并实现接收中断回显功能。关键API包括SCI_writeCharArray()、SCI_readCharBlockingNonFIFO()等，配置流程涵盖GPIO复用、波特率设置、FIFO使能和中断管理。

4644电源芯片的介绍和使用

qlexcel的专栏

09-18

949

4644是一个四路降压型 DC/DC 电源模块，每路可输出 4A 直流电流。输出可以并联在阵列中，以实现高达 16A 的电流能力。封装中内置了开关控制器、功率管、电感器和电阻电容等支持组件。4644可在一个4V 至 16V 的输入电压范围内运作，支持一个0.6V 至 5.5V 的输出电压范围。其可为每个通道提供 4A 连续（5A峰值）的输出电流。应用时外围仅需大容量输入和输出电容器。

AD5165（超低功耗逻辑电平数字电位器）芯片的详细用法

vizio.blog.csdn.net

09-19

956

AD5165数字电位器应用指南：硬件连接需注意电源旁路电容、地处理、上电顺序（先GND再VDD）及3线数字接口时序（CLK≤25MHz）。软件配置基于类SPI协议（CS高有效），通过8位数据（0x00-0xFF）调节256个抽头位置，支持变阻器（RWB/RWA）和电位器（VW）两种模式。文中提供了ESP32-PICO的Arduino参考代码，包含初始化、数据传输、电阻/电压计算函数及典型应用示例，强调时序裕量、数据完整性和低功耗优化。

自学嵌入式第四十二天：单片机-定时器和UART

2301_78697250的博客

09-16

802

同步（通信双方使用同一个时钟）、异步（使用不同时钟）；3.通信速率-波特率：单位时间内传输的码元数（UART中码元数为1）；停止信号：由低到高（如果数据位最后一bit为高则继续保持高即可）；校验位：奇/偶/无校验，奇/偶校验是把高电平个数补成奇/偶数；没过一个时钟周期，计数器的值会自动+1/-1；停止位：双方约定，一般为1-2bit的高电平；串行（单道）、并行（多道）；计数时每输入一个脉冲，计数器的值+1；数据位：双方约定，一般为5-8bit；起始位：1bit的低电平；异步事件：随机执行的；

Cadence网表算法解析：OrCAD到Allegro的导入导出问题

然而，当从orCAD导出的网表在Allegro中导入时，可能会出现网络连接不上的问题，这通常由于不遵循Cadence软件的规则和算法导致。文章中提到的问题是，当一个名为VCC_3V3的网络在原理图的第一页和第二页中出现时，...