Candance仿真电流镜OTA

1.电路图搭建

图1

上面那层不能直接一横直接连过来，图2只能这样连。但是，图2的M1和M0的电压已经超过了VDD的1.8V。是不行的，需要调整，主要增大M1和M0的宽长比以减小电压。 

图2 candance电流镜OTA电路实现

 下面这篇文章讲了电流镜VDSsat一般在150mv，但是我现在的M0的VDsat如图3所示670mv。M3的VDsat是图4所示277mv。

电流镜，运放，比较器等管子的尺寸选取，静态分析，Vdsat和mismatch的关系_运放输入管的vds大小-CSDN博客

图3 M0的VDsat

 图4 M3的VDsat

经过调整M1和M0的宽长比为32倍，M2和M3的宽长比为8倍，M5和M6的宽长比为8倍变成了图5。（这是手工设置的，为什么这么给还没找到说明的理由）调整的时候要都保证所有的管子都是在region——>2(饱和区)。

图5 电流镜OTA电路实现改进

图5中所有的电流源都是理想的，不行，需要改成电流镜复制的电流。

图6 按照一般规律改动的电路

但此时查看各个管子工作状态的时候发现M12这个PMOS的工作状态是在region——>1（线性区） ，所以要降低宽长比。

图7 在图6中M12的工作状态

 首先进行控制变量法调控M14:M13:M12的比例发现——M12的长宽高比例越大，VGS-VTH的值就越小，就越容易饱和。

注意：“candance中PMOS最大的长度是100u”。

最终将M14的长宽高比例调为15000n:500n,，M11、M13的长宽高比例调为45000n:500n，M12的长宽高比例调为90000n:500n，最终实现所有的管子都在饱和区工作。

图8 最终结构与配置比

图9 M12的饱和区工作状态

---

2024年9月30日改进：

之前的电路连接是错误的，因为电路图中就没显示剩余的两个交流电源是2I0，是我理解为了2I0。真正的电路图应该是图10。

 图10 真正的电流镜放大器电路图

分析共模输入大小：

图11 共模输入分析

图11中的两个红框中表现为共模输入，那个Vdc的大小是决定是放大器的输入大小的。

Vdc对于上面来说，因为M2的Vg是一个固定的电压，所以M2的Vgs是一个固定的电压。所以输入的最大电压是M12的Vgs-Vth，最大要小于等于M12的Vdssat。

Vdc对于下面来说，最小电压是M0的Vds+Vth再加上M3的Vgs-Vth。

这个Vddmin其实就是M12的Vdsat+M0的Vdsat+Vth+M3的Vdsat。 

 图12  电流镜放大器放大B倍电流的实现

那个1：B是由M11和M5共同决定的，中间那部分从M12到M0到M3流下来的电流是M5的一半是由M11决定的，因为M13是和M12是电流镜。 

---

2024年10月2日补充

仿真看增益的时候要改成这个电路

仿真AC的时候要在原先的VdC上添加一个AC的大小。AC是交流的意思。

在进行仿真的时候要记得加上仿真AC

图14 AC仿真进行的准备工作 

看增益的时候是选成图15这样的，并且要选中OUTP和OUTN，因为是差分电路。

图15 AC仿真进行的准备工作 

看裕度的时候图15中的那个是要改成Phase。

最终的增益图是这样的，绿色的是增益，紫色的是裕度。当增益为0的时候，就是该电路的相位裕度。

图16 AC仿真后显示电路的增益和相位裕度

 对于计算图17中λ，那个VT在ChatGPT的解释是M1的Vth。

 图17 论文中的增益 

图18下面的这些参数可以从candance运行之后提取，提取方式是红框中这个第二个。

图18 论文中的增益计算过程

调整此电路的A0一般是调整B来扩大的，如果要是调整VGS1-VTH1的话会有别的效应产生。

---

2024年10月3日整理

为将电路实现更高的增益，将B倍提高。

图19 低GBW电路 

虽然增益是不错的，但是由于给的管子的宽长比太小了，所以GBW就会低。 

用Cadence Virtuoso IC617结合gm/id方法设计两级运放（五管OTA加共源极）_virtuoso波形图放大-CSDN博客

只要是0dB对应的那个GBW与180°还有60°-70°的差距就可以。180°是假如GBW是从0°开始的。 

---

2024年10月6日

现在已经初步掌握dB的知识

论文中的一阶只到了1.2MGBW，相位裕度是60°，我已基本实现。