数字IC设计基础知识6--时序逻辑电路

一、概述

1、概念

        任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。时序逻辑电路通常包括组合电路和存储电路两个组成部分，而存储电路是必不可少的；存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。

2、时序逻辑电路分类

        (1)根据时钟分类

同步时序电路：所有触发器状态变化都是在同一时钟信号下同时发生；

同步电路特点：

        a. 时钟个数只有一个，电路中触发器的时钟输入端连接同一个时钟脉冲源，所有触发器的状态变化都与所加的时钟脉冲信号同步；

        b.由于只有一个时钟，所以整个电路所有时钟应该是同源同相的；

        c.一般会滤掉毛刺，不需要特别考虑竞争与冒险；

        d.有利于静态时序分析；

        e.设计的电路具有强耦合关系，不利于面积优化与低功耗优化，不灵活；

        f.存在时钟偏斜问题。

异步时序电路：触发器状态不是同时的，由不同时钟控制；

异步电路特点：

        a.电路中没有统一的时钟（可以有多个时钟），有些触发器的时钟输入端与时钟脉冲源相连（与时钟脉冲源同步），其余触发器状态变化不与时钟脉冲源同步；

        b.由于有多个时钟，因此有些时钟是同源不同相的，有些是不同源的；

        c.很大概率存在竞争与冒险；

        d.一般无法对异步电路进行静态时序分析；

        e.电路耦合关系很弱，设计比较灵活，相同条件下比同步电路功耗低；

        f.不存在时钟偏斜问题。

        (2)根据输出信号的关系

米利(Mealy)型：输出信号不仅取决于存储电路状态(现态)，而且还取决于输入变量；

穆尔(Moore)型：输出信号仅仅取决于存储电路状态(现态)。

3、时序逻辑电路的分析方法

         分析电路的输入输出结构并根据电路图列出电路的

                – 1)输出逻辑表达式(组合部分)

                – 2)触发器的驱动方程(触发器输入端的表达式)

         根据电路的输入和触发器的驱动方程求相应的

                – 状态方程(将驱动方程代入触发器的特征方程)

         根据电路的输出逻辑表达式及状态方程完成

                 – 真值表

         根据电路的真值表画出

                – 状态图

                – 时序图

         分析电路外特性和功能

例：

(1)根据电路图列出组合电路表达式

(2)根据电路图列出触发器输入端的表达式驱动方程

(3)将驱动方程代入触发器的特征方程

(4)根据表达式列出真值表

(5)根据真值表画出状态转移图

(6)根据真值表画出时序图

(7)表述电路功能

         当A=0时是一个加法计数器，在时钟信号连续作用下,Q2Q1的数值从00到11递增。如果Q2Q1=00状态开始加人时钟信号，则Q2Q1的数值可以表示输人的时钟脉冲数目。当A=1时是一个减法计数器，在连续加人时钟脉冲时，Q2Q1的数值是从11到00递减的。

4、时序逻辑电路的设计方法

        1）逻辑抽象，得出电路的状态转换图或状态转换表

             ①明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量 的数目和符号。

             ②找出所有可能的状态和状态转换之间的关系。

             ③根据原始状态图建立原始状态表。

        2）状态化简

                将等价状态合并，以求得最简的状态转移图

        3）状态分配(状态编码)

                给每个状态赋以二进制代码的过程

                根据状态数确定触发器的最少个数

                （M：状态数；n：触发器的个数）

        4）选择触发器的类型，求出电路的状态方程、驱动方程和输出方程。

        5）画出逻辑图并检查自启动能力。

例：用D触发器设计一个8421 BCD码同步十进制加计数器。

(1)列出同步十进制加计数器的状态表

(2)确定激励方程组

(3)画出各触发器激励信号的卡诺图

(4)画出逻辑图

(5)检查自启动能力，画出完全状态图

二、常见时序逻辑电路模块

1、移位寄存器

        (1) 串口输入—串口移位寄存器 （SISO）

        (2) 串行输入—并行输出移位寄存器 （SIPO）

        (3) 并联输入—并联输出移位寄存器 （PIPO）

        (4) 并联输入—串行移位寄存器 （PISO）

         (1) 串口输入—串口移位寄存器 （SISO）

        以串行方式（每个时钟周期一位）流式传入数据，并以相同的方式逐个流出数据。数据1101如何从串行输入—串行输出。

第一个周期

第二个周期

第三个周期 

第四个周期

        (2) 串行输入—并行输出移位寄存器 （SIPO） 

        (3) 并联输入—并联输出移位寄存器 （PIPO） 

         在并行输入—串行输出移位寄存器中，数据是并行输入的，例如如下所示的4位寄存器。该寄存器可用于存储和移位4bit数据，WS控制控制移位寄存器的工作模式（写入/移位）。当WS控制线为低电平（写入模式）时，数据可以通过D0到D3写入寄存器。为了连续地将数据移出，WS控制线被置于HIGH（移位模式），然后寄存器在时钟输入时将数据移出。

        (4) 并联输入—串行移位寄存器 （PISO）

         对于并联输入– 并联输出移位寄存器，并行输出端的输出数据在输入数据输入时同时出现。当器件计时时，从D0到D3的每个输入引脚的输入数据同时输入，同时，从每个输入的数据在相应的输出（从Q0到Q3）处输出。

        (5)双向移位寄存器

        移位寄存器可以执行右移或左移，或两者，具体取决于移位寄存器的类型及其配置。在右移操作中，二进制数据除以二。反之，则二进制数据将乘以 2。通过适当的组合逻辑，可以将串行移位寄存器配置为执行这两种操作。

2、计数器

        (1)二进制计数器

例：设计一个3位二进制同步加法计数器

        1) 确定输入输出和状态图

         2) 分析和选择触发器

        3) 用T型触发器构成的逻辑电路图

        4) 3位二进制同步加计数器时序图 

        (2)二-十进制计数器 

3、顺序脉冲发生器

         顺序脉冲发生器可以用移位寄存器构成 当环形计数器工作在每个状态中只有一个1的循环状态时，它就是一个顺序脉冲发生器。

4、序列信号发生器

 序列信号的位数为m,  位寄存器的位数为 n, 则应取 .

例：00010111 这样8位的序列信号

电路状态转换图：

 D(或者输出Y)的卡诺图：

表达式：

电路图：