隔离电路、光耦电路设计与运用、集电极电阻计算、ctr传输比

光耦电阻计算：

Led：先查看led的导通电流和最大支持的电流，一般5-10mA是足够的，那么就可以知道IF的电流了。此时在去看规格书确认ctr的电流传输比：假设 看曲线图知道5mA时ctr传输比是90%，那么就是5*0.9=4.5mA,可以确定基极导通后最多只能流过4.5mA，此时在设定集电极的电流时就要让选定的电阻得到的电流远远小于4.5mA，芯片引脚才能识别正确的高低电平。在设计过程中如果只是达到了让光电三极管刚刚饱和左右其实是存在隐患的，随着使用的年限，光耦是存在光衰，届时led的在同样电流驱动中亮度会衰减，使光电传输比例下降易产生关不断的的现象。

国产光耦厂家

华为、海尔、海信、创维、TCL、亿光，这些产品质量都很不好，而且价格也相对便宜。国产光耦品牌主要优势是什么?这些品牌主要优势在于价格相对便宜，而且质量也很好。能够满足一般的电路隔离开关需求。

国外的光耦厂家

比较出名的有东芝、松下、TI、安森美等等，具有开关频率块、光电传输比值高、损耗小、体积小适合运用于有一定要求的设备中或工业医疗航空航天等行业使用。

案例：黄色的为输入波形，绿色为输出波形，是的从时序上看输出波形相对输入延时了20us，这在对信号要求不高的场景是可以的。但是对于通讯速率大于9600bps的通讯受到信号完整性的影响。这其中的原因是光耦内部

的三极管等效为电容，和上拉电阻构成了RC电路，这部分延迟就是源自于RC的充电效应（或者说是用来激活光耦内部三极管）。如上图所示，100us的信号经过光耦后变为约为80us的信号，这是值得考虑的，尤其是

信号的速率进一步提高的情况下，尤其是嵌入式领域MCU对于高电平的信号采集有一定的时间需求。通过变化光耦前后端的电阻，再测算输出延迟时间，有以下结论*：

在一定范围内（光耦不烧毁），增大光耦二极管侧的电阻、或者减小三极管侧的上拉电阻都能使的输出波形的延迟减小。

那么有没有别的方式能够使得普通光耦摆脱上拉电阻下拉电阻的困扰？

 有的，如下图，那就是使用光耦控制的三极管的通断，将上拉电阻降至100Ω左右，基本上此时的通讯能够保证2us内的延迟。

2us的延迟基本上已经接近高速光耦的状态了。

喜欢可以点个收藏，是给我最大的鼓励。有疑问或建议也欢迎电平提出，不吝赐教谢谢！