Verilog 之行为建模

在这里插入图片描述

在程序中,initial 是不能用于赋值的,但是可以用于程序的监视
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

对于电平触发,只要有一个变化就会触发

在这里插入图片描述
在这里插入图片描述
注意:在always 里面的赋值,左边一定是reg 类型,但是本质上没有记忆功能,区别于数据流建模,赋值左边是wire线网型

在这里插入图片描述

有时候,要监控太多,就用@(*),注意,没有and ,只有or 来分隔

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
是下降沿有效还是上升沿有效,取决于你到底是低电平还是高电平有效,低电平对应下降沿,高电平对应上升沿

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值