[Vivado 12-1345] Error(s) found during DRC. Bitgen not run.(2018.3版本)

NSTD #1 Critical Warning 19 out of 19 logical ports use I/O standard (IOSTANDARD) value ‘DEFAULT’, instead of a user assigned specific value. This may cause I/O contention or incompatibility with the board power or connectivity affecting performance, signal integrity or in extreme cases cause damage to the device or the components to which it is connected. To correct this violation, specify all I/O standards. This design will fail to generate a bitstream unless all logical ports have a user specified I/O standard value defined. To allow bitstream creation with unspecified I/O standard values (not recommended), use this command: set_property SEVERITY {Warning} [get_drc_checks NSTD-1]. NOTE: When using the Vivado Runs infrastructure (e.g. launch_runs Tcl command), add this command to a .tcl file and add that file as a pre-hook for write_bitstream step for the implementation run. Problem ports: data[13], data[12], data[11], data[10], data[9], data[8], data[7], data[6], data[5], data[4], data[3], data[2], data[1], data[0], led[3] (the first 15 of 19 listed).

在Generate Bitstream ,出现了这么一大串字母噼里啪啦,有点懵。
网上查了一下,说是要
新建记事本,添加以下三句:

set_property SEVERITY {Warning} [get_drc_checks NSTD-1]

set_property SEVERITY {Warning} [get_drc_checks RTSTAT-1]

set_property SEVERITY {Warning} [get_drc_checks UCIO-1]

重命名为 name.tcl文件(确定后缀格式有效)

然后右键点击在这里插入图片描述选择Bitstream setting

在这里插入图片描述将建好的文件添加进去 亲测有效

官方:
https://forums.xilinx.com/t5/Vivado-TCL-Community/Error-during-Bitgen-Vivado-12-1345-Error-s-found-during-DRC/td-p/333171
借鉴:
https://blog.csdn.net/qq_41634276/article/details/82750794

  • 17
    点赞
  • 46
    收藏
    觉得还不错? 一键收藏
  • 12
    评论
### 回答1: [vivado 12-1345] error(s) found during drc. bitgen not run. 意思是在进行设计规则检查(DRC)时发现错误,因此无法运行比特流生成器(bitgen)。可能需要检查设计中的错误并解决它们,然后重新运行DRC和比特流生成器。 ### 回答2: [vivado 12-1345]错误,意味着在执行Design Rule Check(DRC)过程中发现了错误。DRCVivado设计工具中的一个重要步骤,它用于验证设计是否符合硬件设备和设计规范。DRC检查通常包括信号完整性、引脚映射、时序、布局布线等方面的检查。如果设计不符合这些规范,则将显示[DRC错误],并且在执行后续步骤之前必须解决这些错误。 [drc:10187]错误是Vivado在检查DRC过程时发现的常见错误。这种错误通常涉及设计中未连接的信号或与FPGA器件不兼容的信号类型。例如,如果设计中有一个未连接的信号,Vivado将报告该信号被未连接,并生成 DRC错误。类似地,如果设计中使用了不兼容的信号类型,Vivado也会生成DRC错误。 [vivado 12-1345]错误在DRC过程的最终阶段发生,即将生成位流之前。如果DRC错误未被解决,则无法生成位流,因此[vivado 12-1345]错误消息指示需要解决DRC错误。 要解决[vivado 12-1345]错误,需要查看VivadoDRC报告,确定哪些规范未被满足。然后,通过更改设计或添加必要的约束,解决DRC错误。稍后重新执行DRC过程,直到没有更多的[DRC错误]被报告。在通过DRC检查之后解决所有错误后,可以再次尝试生成位流。 ### 回答3: vivado 是一款由 Xilinx 公司推出的集成电路设计软件,用于 FPGA 的开发。在使用 vivado 进行 FPGA 设计时,经常会出现各种各样的错误提示,如 [vivado 12-1345] error(s) found during drc. bitgen not run. 错误提示。这个错误提示的意思是 vivado 在设计规则检查(DRC)过程中发现了一个或多个错误,导致位流生成器(BitGen)不能运行。 这个错误提示可能由多个因素引起,包括设计文件错误、约束文件错误、系统设置错误等等。在出现这个错误提示时,应该先检查设计规则检查报告(DRC Report),找到具体的错误信息,判断错误的性质和原因。然后针对性地进行修改和优化。 常见的导致 DRC 错误的原因包括时钟约束不完整、管脚约束错误、逻辑综合错误、时序不满足等。针对不同的错误,可以采取不同的修复方法,如添加缺失的约束、修改错误的约束、调整逻辑综合选项、添加时钟缓冲器等。在进行修复之后,需要重新进行设计规则检查,确保错误已经被完全消除。 总之,出现 [vivado 12-1345] error(s) found during drc. bitgen not run. 错误提示时,需要仔细检查错误报告,并进行有针对性的修复。只有在所有的 DRC 错误被修复之后,才能成功进行位流生成,实现 FPGA 的功能。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 12
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值