基于同创logos2的国产FPGA加速器与DMA设计与实现

已于 2023-07-25 18:12:53 修改
阅读量1.8k 收藏 11
点赞数 2
分类专栏： 国产FPGA 文章标签： fpga开发 linux
于 2022-07-18 14:36:56 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/whlzywy/article/details/125844174
版权

文章目录

背景介绍

    当前全国产服务器在性能上与国外先进平台相比还有较大差距，在部署大量计算应用时会出现性能瓶颈。构建全国产服务器+全国产FPGA的异构计算平台，可卸载大量的并行计算任务到FPGA，降低功耗，增加整体性能。如网络加密/压缩解压/图像格式转换等应用。

硬件方案

    国产FPGA加速器硬件方案如下图所示：
在这里插入图片描述
硬件参数如下：
FPGA芯片：紫光同创Logos2系列芯片
板卡尺寸：半高半长
板载存储： 两路独立DDR3 SDRAM
MCU芯片：兆易GD32F103RC
配置FLASH：256Mbit SPI FLASH
SFP 光模块： 1.25Gb SFP Connector
时钟模块：晶振、PLL芯片
电源模块：板载PCIe连接器12V供电
板载信息：EEPROM
传感器：温度/电源/功耗等sensor

主要参数

Alt
在这里插入图片描述

国产平台适配

在这里插入图片描述
    本加速器完成了飞腾、海光、龙芯三种cpu平台的适配，其中飞腾是arm架构，海光是x86架构、龙芯是MIPS架构，除了cpu，我们也分别测试了中标麒麟银河麒麟以及统信uos三种国产linux系统，根据结果看，系统对性能影响不大，内核版本会影响驱动编译，但是不会影响最终性能。

逻辑架构设计

    目前国产FPGA厂商提供的IP有限，只有ram、fifo、pll等基本IP或者pcie、ddr等硬核IP，如果要将加速器使用起来，需要自主开发相应的RTL以及驱动。如下图所示，在FPGA逻辑架构设计中，采用标准AXI4总线互联，方便模块化开发，DMA Bridge为自主开发设计模块，采用的是链式结构，支持128组描述符，支持接收报文乱序，MaxPayload兼容512B/256B/128B，支持32路MSI中断，支持DMA同时读写，支持DMA bypass。
在这里插入图片描述

DMA实现方案设计

在这里插入图片描述

驱动设计

    针对自主开发的逻辑，需要开发相对应的底层驱动。
在这里插入图片描述

系统与应用

    基于全国产FPGA加速器可以开发国密、压缩解压、图像处理、网络处理等应用。
在这里插入图片描述

软件驱动

本加速器对应的链式DMA驱动以及软件栈分析见基于同创logos2 FPGA PCIe软件栈设计

> https://blog.csdn.net/whlzywy/article/details/125885928

相关文章

基于国产FPGA紫光同创Titan2 PG2T390H的PCIe链式DMA控制器设计
https://blog.csdn.net/whlzywy/article/details/130208838
国产高性能FPGA加速卡-双芯1200k
https://blog.csdn.net/whlzywy/article/details/131520245

技术交流

    近两年国产FPGA发展迅速，在部分领域已有不错市场份额，相信未来会有一席之地，欢迎技术交流！

在这里插入图片描述

Aegean_Wang
关注
  • 2
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 4
    评论
专栏目录
论文精读-基于FPGA的卷积神经网络和视觉Transformer通用加速器
a284365的博客
05-01 1215
针对计算机视觉领域中基于现场可编程逻辑门阵列(FPGA)的传统卷积神经网(CNN)络加速器不适配视 觉Transformer网络的问题，该文提出一种面向卷积神经网络和Transformer的通用FPGA加速器。首先，根据卷 积和注意力机制的计算特征，提出一种面向FPGA的通用计算映射方法;其次，提出一种非线性与归一化加速单 元，为计算机视觉神经网络模型中的多种非线性和归一化操作提供加速支持;然后，在Xilinx XCVU37P FP- GA上实现了加速器设计。
基于FPGA的VGG16卷积神经网络加速器--WL
微核实控的博客
07-30 900
基于FPGA的VGG16卷积神经网络加速器 VGG16是一个典型的卷积神经网络，由13层卷积层，5层池化层和3层全连接层组成。且卷积层的计算时间在整个计算过程中占比极大，通过FPGA的并行运算可以有效的加快卷积层的计算速度 一个卷积层可以有若干个卷积核，以第一层为例，该层对应的卷积核为64个3×3×3的卷积核，3×3是卷积核的尺寸，相当于将1个卷积核也按照RGB 分成3份(卷积核的通道数=输入图片的通道数)，对其进行卷积也就是乘加运算。 卷积层输出一点的计算： 每一个3×3卷积核的通道与图片中的一块3×
FPGA DMA技术分享（赋能高速数据处理的新动力介绍篇）
最新发布
weixin_66634995的博客
05-28 1676
DMA技术，即直接内存访问技术，允许计算机内部的硬件子系统独立地直接读写系统内存，而无需CPU的介入。在FPGA中，DMA控制器扮演了关键角色，它负责管理数据在FPGA内部和外部存储器之间的传输。具体而言，DMA控制器通过地址总线、数据总线和控制寄存器与内存和其他外设进行通信，实现数据的高效传输。高效性：DMA控制器可以独立地进行数据传输，从而解放了CPU，使其能够专注于其他任务。这大大提高了系统的整体性能。
FPGA开发——DMA
weixin_44712637的博客
07-05 2848
【xilinx】 pg021（axi_dma） ug585 ZYNQ基础系列（六） DMA基本用法 https://blog.csdn.net/long_fly/article/details/79702222#commentBox Zynq PS_PL间通信学习（一） AXI_DMA_LOOP测试 https://blog.csdn.net/weisili2000_2000/arti...
RK3399+PCIe+FPGA 在高速AD无线通信中的应用
YEYUANGEN的专栏
02-07 2665
比如高速AD/DA的数据，FPGA采集完要传输到ARM进行数据处理，数据格式是私有的，并不能满足MIPI，那要去套用MIPI的数据格式，就存在各种问题了。RK3399支持多格式视频解码器，包括H.264/H.265/VP9，可达4Kx2K@60fps，特别是，H.264/H265解码器支持10比特编码，并且还通过以下方式支持H.264/MVC/VP8编码器：1080p@30fps、高质量JPEG编码器/解码器以及特殊图像预处理器和后处理器。支持模块内的DMA，2个通道，2个RAM分区，2K字节深度。
FPGA基于10G/25G Ethernet Subsystem的10G UDP网络通信，支持巨型帧，提供4套工程源码和技术支持
qq_41667729的博客
05-30 3633
FPGA基于10G/25G Ethernet Subsystem的10G UDP网络通信，支持巨型帧，提供4套工程源码和技术支持
DMA学习笔记
weixin_46220498的博客
11-20 997
DMA（direct memory access，直接内存访问），是一种避开CPU，可以直接对外设和内存进行访问的技术，可以实现外设与内存、内存之间、外设之间的数据的访问和搬移。
Logos系列FPGA时钟资源（Clock）用户指南.pdf
09-10
Logos 系列产品提供了丰富的片上时钟资源，其中 PGL22G CLOCK 包含两类 clock tree，第一类 由 global clock 和 regional clock 组成，第二类为 io clock tree，每一类都有相应的 clock tree 和 mux（如 图 1）。 第...
紫光同创 FPGA 平台 util-gmii-to-rgmii 模块
05-15
本资源是紫光同创 Logos 系列 FPGA 平台 RGMII 与 GMII 桥接模块源代码，使用 GTP_ISERDES 和 GTP_OSERDES 原语和输入输出 BUF 实现，GTP_ISERDES 和 GTP_OSERDES 均配置为 DDR 模式，可用于千兆以太网通信中实现...
国产FPGA对比.docx
12-03
3. 安路科技Logos系列：安路科技的Logos系列是中端FPGA产品，基于40nm工艺，LUT数量在12K至100K之间。每个CLM包含多个LUT5和6个寄存器，运行在1.1V的核心电压下。这一系列的FPGA适合需要综合资源如RAM、DSP、ADC、...
基于国产FPGA紫光同创Titan2 PG2T390H的PCIe链式DMA控制器设计
whlzywy的博客
04-17 2346
介绍基于紫光同创Titan2系列PG2T390H芯片的链式PCIe DMA控制器实现框架，该架构支持多通道，每个通道支持128个描述符，亦可支持SR-IOV虚拟化，支持两路PF，6个VF。数据通道支持标准AXI-MM接口，修改简化亦可支持AXI-Stream接口。BAR读写可支持APB接口或者AXI-lite接口。本方案亦可移植到xilinx/intel平台，真正做到自主可控，带宽利用率极高，数据量在64m以上接近理论极限水平。基于全流水设计，相较于intel、xilinx官方IP，本IP的带宽利用率更高！
[PCIE703]FPGA实时处理器-XCKU060+ARM(华为海思视频处理器-HI3531DV200)高性能综合视频图像处理平台设计资料及原理图分享
beijingqingyikeji的博客
05-14 749
华为海思的HI3531DV200是一款集成了ARM A53四核处理器性能强大的神经网络引擎，支持多种智能算法应用，集成多路MIPI视频接口，突破了数字接口视频输入的性能瓶颈，高性能的H.265视频编解码引擎，使得传统视频图像处理的算法效果和性能得到进一步的提升。板载功能强大的FPGA处理器，主要完成视频图像的处理算法，板载32GByte超大容量的DDR4 SDRAM数据缓存，最大支持32GByte/s的内存带宽，突破了传统视频图像处理带宽的瓶颈。（2）支持2路HD-SDI/3G-SDI视频输出；
FPGA计算加速 - 双乘法器
qq_45761088的博客
10-27 1436
FPGA因其灵灵活性、高并行性和可定制性,在卷积神经网络的加速中表现出良好的性能。实践中通常会将卷积的乘加运算交付给FPGA的DSP块,因此DSP的使用效率会直接影响加速器的性能。将两个乘法操作封装到一个DSP块可以同时提高DSP资源的利用率和卷积运算的速度。基于双乘法器的卷积算子可以使运算的吞吐量和 DSP资源的利用率同时提高一倍。本次设计是根据阅读论文《基于FPGA的双乘法器卷积加速算子的封装方法》来进行的。如果想要有更深的了解，可以去阅读这篇论文。
国产ARM与低成本FPGA高速通信的3种方案，基于全志T3/A40i
创龙，嵌入式一体化解决方案商
10-28 1344
本次测试指定SPI总线通信时钟频率为最大值100MHz，则理论速率为：(100000000/1024/1024/8)MB/s ≈ 11.92MB/s。本次测试指定SPI总线通信时钟频率为最大值100MHz，则理论速率为：(100000000/1024/1024/8)MB/s ≈ 11.92MB/s。本次测试指定SPI总线通信时钟频率为最大值100MHz，则SPI单线模式理论速率为：(100000000/1024/1024/8)MB/s ≈ 11.92MB/s。T3与A40i两者pin to pin兼容。
基于FPGA的PCIE高效率DMA传输实现
qq_29760247的博客
05-05 3133
基于FPGA的PCIE高效率DMA传输实现 在FPGA gen3中实现了x4 25Gb/s，x8 50Gb/s的dma控制器，同时也支持寄存器读写。 DMA过程简介 CPU向FPGA传送数据DMA过程如下： 1、驱动程序向操作系统申请一片物理连续的内存; 2、主机向该地址写入数据； 3、主机将这个内存的起始物理地址及Size告诉FPGA； 4、FPGA向主机发起读TLP请求—连续发出多个读请求； 5、主机向FPGA返回CPLD包—连续返回多个CPLD； 6、FPGA取出CPLD包中的有效数据； 7、FPGA
基于同创logos2系列FPGA自研PCIe DMA驱动与软件栈
whlzywy的博客
07-20 572
基于同创logos2系列FPGA自研PCIe软件栈 DMA驱动设计 基于描述符的链式DMA驱动设计
基于FPGA的MobileNet V2卷积神经网络加速器
热门推荐
qq_40268672的博客
09-08 1万+
MobileNet V2介绍 MobileNetV2是在V1基础之上的改进。V1主要思想就是深度可分离卷积。而V2则在V1的基础上，引入了Linear Bottleneck 和 Inverted Residuals。下图是MobileNet V2中的一个基本模块 可以看到，该模块由三个卷积组成，第一第三个卷积是标准的1x1卷积，起到升维和降维的作用，而中间的是一个depthwise卷积，每一个卷积层之后，都紧接着一个BN层，以加速网络的收敛。 同时，我们观察到，该模块的输入和输出有一个残差连接，即输入和最
国产FPGA大盘点
DiaoaoMuMa的博客
08-04 8438
无论是采用更先进制程节点，还是创新产品的研发、生产等都要花费大量的资源跟金钱，不能回本的风险很大。产业链上与国外差距依然非常大，包括在技术积累、专利数量、人才储备、制程工艺、逻辑规模、性能指标、生产和供应链能力、研发投入、生态和行业整合能力等多个方面。角度来看，硬件产业链中目前自主可控程度较低，尤其在高端半导体设备和材料领域，未来产业链上下游国产替代进程的推进也将助力国产。因其可根据不同场景重新编程的特点，有灵活性高、开发周期短、小批量成本低的优势，能更快的应用市场需求变化。...
Logos系列FPGA器件数据手册.pdf
11-14
Logos系列FPGA器件数据手册.pdf

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值