Xilinx FPGA关键资源评估

        1、等效逻辑门计算

        根据xa-zynq-7000-product-table.pdf datasheet，1 logic cell ≈ 15 ASIC Gate（主要根据最近几代的FPGA内部结构计算，较老的fpga参考当时的手册中参数）。

        2、Logic Cell的定义

查了不少资料，一直没有找到官方定义，看了不同的人的理解以及数据手册中的模糊描述，整理如下：

        1）、根据ug474_7Series_CLB.pdf中一段描述，大概意思如下：器件的资源经常使用logic cell来衡量，LC逻辑等价于一个经典的4输入LUT和一个FF。7系列的FPGA CLB中由6输入LUT、丰富的FF和锁存器、进位逻辑以及可创建分布式RAM或移位寄存器构成SLICEM（一个SLICEM+1个SLICEL或者两个SLICEL构成一个CLB），以增加有效容量资源。LC和6输入查找表之间的数量比例约为1.6:1。（以上为7系列FPGA的LC评估标准）

         2）、参考Xilinx 在文档中所用的 LC(logic cells) 与 LUT之间的换算关系_隋边边的博客-CSDN博客_lc和le的换算关系在Xilinx的选型手册中，描述其硬件资源的时候，经常会看到 LE(Logic cells)的概念，如下图所示： 但是在各种数据手册中，我并没有找到关于Logic cells的定义，最后在下面这个网址中找到了比较靠谱的回答。https://forums.xilinx.com/t5/Virtex-Family-FPGAs/logic-cell-vs-CLB/td-p/743699引用如...https://blog.csdn.net/Setul/article/details/81203395中所描述：

 “logic cells” 是 Xilinx 创造出来的一个市场用的刻度，可以用来衡量不同内部结构甚至不同厂商的资源情况。"logic cells"代表的是一个没有其他任何功能的4输入LUT，在老一些的Xilinx的FPGA中，他们使用LUT的数目乘以1.2来计算LC的数目，因为一个LUT中还有一个进位链和MUX。
在较新的FPGA中，Xilinx采用了6输入LUT，这时他们采用系数1.6。
 

        以上两种介绍均对xilinx 7系列FPGA的LC做了评估，LC和6输入查找表之间的数量比例约为1.6:1。