2017年07月_长弓的坚持

12月 11月 10月 09月 08月 07月 06月 05月 04月 03月 02月 01月

转载 TI 实时操作系统SYS/BIOS使用总结

1:概述:SYS/BIOS 是一个可扩展的实时的操作系统。具有非常快速的响应时间（在中断和任务切换时达到较短的延迟），响应时间的确定性，强壮的抢占系统，优化的内存分配和堆栈管理（尽量少的消耗和碎片）。能够实现系统的模块化并可裁剪。最大的特点就是：实时。2：XDCtools:XDCtools 是SYS/BIOS引用的一种实时的软件组件技术（RTSC），它包括一些有用的工具，标准的AP

2017-07-23 23:22:31 6646 1

转载 AIX 操作系统中AIO、DIO、CIO 的相关概念介绍（二）

AIOAIO 的全称为 Asynchronous I/O，即异步 I/O。在 AIO 的工作模式下，应用程序向操作系统发起 I/O 请求（读 / 写）以后，不必等 I/O 完成，即可发起新的 I/O 请求。通过这种方法，可以提示提升 I/O 吞吐量和性能。从 AIX5L 起，AIX 支持两种 AIO：legacy AIO 和 POSIX AIO。AIO 既支持文件系统也支持裸设备。

2017-07-23 22:48:13 2201

转载 AIX 操作系统中AIO、DIO、CIO 的相关概念介绍（一）

aio、cio、dio无论关于操作系统还是数据库中都经常提到的概念，在IBM的官方网站可以查到相关详细的资料这里我只简单的介绍下，便于大家平时看资料时候更好理解相关概念AIO CIO DIO AIO控制的是　读写是顺序的，还是异步的Dio控制的是否跳过文件缓存（即可能是顺序也可以是异步）CIO是在DIO基础上跳过INODE锁（即可能是顺序也可以是异步）Asyn

2017-07-23 22:47:00 4873 1

转载 CCS中如何新建Platform以及调用

新建Platform：Debug模式下，选择tools -> RTSC Tools -> Platform -> New，根据自己的需要选择Platform保存的路径以及对应的芯片，Next，填入所需要的各种空间的大小和起始位置调用Platform：工程，右键Properties，选择General -> RTSC，找到最后一项，Other Repositories，点击Add，

2017-07-23 22:32:15 5063

在散射计数字处理系统中，需要多通道ADC电路来对数据进行采样。在该系统中，需要对ADC采集后的数据进行数字下变频、脉冲压缩和波束合成等处理。然而，由于采样电路的路数很多，各个ADC通道由于布线差异、时钟误差等环境因素的影响，导致了ADC通道之间出现一致性问题，特别是当存在多片ADC芯片并行工作时，会出现两种不同的通道差异：一种是同一片ADC的两路采集电路之间的差异，另一种是不同片ADC采集电路之间

2017-07-23 22:26:41 10641

转载 verilog工程的编辑工具source InSight

1.1sourceInSight是开发C语言的编辑工具。其中对于逻辑引用、调用关系、高亮等功能很好用，在看verilog代码也能起到一定作用，所以将SourceInSight应用于verilog代码编辑。下面是配置方法，首先下载source Insight，我用的版本是3.5。2.1下载对应的clf文件官网链接： http://www.sourceinsight.com/publ

2017-07-16 23:18:45 4326 1

转载 FPGA开发综合技巧

技巧1、XST 主要参考资料：XST User Guide (ISE 安装目录doc 中的xst.pdf)技巧2、辅助参考资料：WP231 - HDL Coding Practices to Accelerate Design Performance技巧3、特别注意之一：请给XST 加时序约束。通常我们会为工程添加UCF 约束指定时序要求和管脚约束。但是UCF 约束是给MAP，PAR

2017-07-16 11:34:17 3047

转载 FreeRTOS介绍

1.为什么学习RTOS？作为基于ARM7、Cortex-M3硬件开发的嵌入式工程师，我一直反对使用RTOS。不仅因为不恰当的使用RTOS会给项目带来额外的稳定性风险，更重要的是我认为绝大多数基于ARM7、Cortex-M3硬件的项目，还没复杂到使用RTOS的地步，使用状态机就足够了。对于现代的微处理器，特别是资源相对丰富ARM7、Cortex-M3硬件来

2017-07-08 10:40:50 2582

转载 RTOS系统与Linux系统的区别

RTOS是实时操作系统Linux是时分系统，不过可以通过配置内核改成实时系统实时操作系统　　英文称Real Time Operating System，简称RTOS。　　1.实时操作系统定义　　实时操作系统（RTOS）是指当外界事件或数据产生时，能够接受并以足够快的速度予以处理，其处理的结果又能在规定的时间之内来控制生产过程或对处理系统作出快速响应，并控制所有实

2017-07-08 10:37:31 17407

转载 FFT算法8点12位硬件实现（verilog）

FFT算法8点12位硬件实现（verilog） 1一．功能描述： 1二．设计结构： 2三.设计模块介绍 31.蝶形运算（第一级） 32.矢量角度旋转（W） 43.CORDIC 结果处理除法单元模块 84.蝶形运算（第二，三级） 95.Vectoring CORDIC 模块 106.输出并转串模块 11四．工程纵览 12五．功能测试 13六．工程结

2017-07-02 10:33:15 4780 6

转载 Verilog语言设计增加延时的正确方法

在设计仿真激励文件时，为了满足和外部芯片接口的时序要求，经常会用到延时赋值语句，由于不同的延时赋值语句在仿真过程中行为不同，会产生不同的激励输出，如果不认真区分不同表达式引起的差异，就可能产生错误的激励，无法保证仿真结果的正确，本文就是区分各种延时赋值语句的差异，并给出比较结果。1：阻塞式左延时赋值语句举例说明如下module adder_t1 (co, sum, a, b,

2017-07-02 10:31:02 40680 2

转载复位最佳方式：异步复位，同步释放

异步： always @(posedge clk or negedge rst_n ) if(!rst_n)（优点:占用较少逻辑单元缺点：可能会产生竞争冒险）同步： always @(posege clk or posedge rst_n) If(!rst_n)(优点：可以尽量点少竞争冒险的

2017-07-02 10:21:09 908

转载异步复位和同步释放电路的详细解释

1、首先给出异步复位信号亚稳态的原因：　　复位结束也就是释放的时刻恰在时钟上升沿的建立时间和保持时间之间时无法决定现在的复位状态是1还是0，造成亚稳态。　　下面是具体解释：　　在带有复位端的D触发器中，当reset信号“复位”有效时，它可以直接驱动最后一级的与非门，令Q端“异步”置位为“1”or“0”。这就是异步复位。当这个复位信号release时，Q的输出由前一级的内部输出决定。

2017-07-02 10:20:10 11883 6

转载三种复位方式：同步复位、异步复位、异步复位同步释放

一、特点：同步复位：顾名思义，同步复位就是指复位信号只有在时钟上升沿到来时，才能有效。否则，无法完成对系统的复位工作。用Verilog描述如下： always @ (posedge clk) begin if (!Rst_n) ... end 异步复

2017-07-02 10:16:39 46785 6

转载 Verilog组合逻辑和时序逻辑的比较

VerilogHDL语言分为面向综合和面向仿真两大类语句，且可综合语句远少于仿真语句，读者可能会有可综合设计相对简单的感觉。然而事实刚好与此相反，这是因为：首先，可综合设计是用来构建硬件平台的，因此对设计的指标要求很高，包括资源、频率和功耗，这都需要通过代码来体现；其次，在实际开发中要利用基本VerilogHDL语句完成种类繁多的硬件开发，给设计人员带来了很大的挑战。所有的仿真语句只是为了可综合设

2017-07-02 09:54:53 19506 4

msk调制与gmsk调制

使用matlab进行仿真，编写的非常详细的msk调制与gmsk调制调制程序。这些程序是自己通过各种查资料以及在自己独立的修改下完成的有关于msk、以及gmsk信号的一些特征与性质的仿真分析。

2014-01-13

matlab仿真qpsk gmsk msk fsk qam ask

仿真了通信原理中常用到的调制技术。包括了qpsk gmsk msk fsk qam ask psk oqpsk ssb等。每种调制方式都编写了详细的调制程序。这些程序是自己做毕业设计的时候用到的，仿真结果经受住了老师的检验。因此可以保证每一个程序可以正确的运行以及得到的波形图的正确性。这些程序特别适用于那些做通信原理课程设计以及毕业设计的人。在这里将自己花了很久的时间编写的程序分享给大家，希望能够给大家一定的帮助。

2014-01-13