FPGA设计与调试
关注
分享
扫一扫
文章平均质量分 91
FPGA相关设计
孤独的单刀
一个专注FPGA领域的博主，每周一、周五不定期更新。
展开
-
跨时钟域（CDC）设计汇总
跨时钟域（CDC）设计汇总原创 2022-03-13 22:15:02 · 5815 阅读 · 0 评论
-
【数字IC/FPGA】手撕代码：模3检测器(判断输入序列能否被3整除)
【数字IC/FPGA】手撕代码：模3检测器(判断输入序列能否被3整除)原创 2024-04-01 08:09:00 · 13856 阅读 · 68 评论 -
【FPGA/IC】什么是模块化设计？
什么是FPGA中的模块化设计？原创 2024-03-18 07:42:35 · 19564 阅读 · 35 评论 -
【存储】ZYNQ+NVMe小型化全国产存储解决方案
【存储】ZYNQ+NVMe小型化全国产存储解决方案原创 2024-03-12 08:00:00 · 21457 阅读 · 8 评论 -
【FPGA/IC】CRC电路的Verilog实现
【FPGA/IC】CRC电路的Verilog实现原创 2024-03-04 07:00:00 · 38405 阅读 · 63 评论 -
【FPGA/IC】RAM-Based Shift Register Xilinx IP核的使用
【FPGA/IC】RAM-Based Shift Register Xilinx IP核的使用原创 2024-03-01 08:00:00 · 23937 阅读 · 26 评论 -
【FPGA】线性反馈移位寄存器（LFSR）的Verilog实现
【FPGA】线性反馈移位寄存器（LFSR）的Verilog实现原创 2024-02-26 12:23:25 · 43827 阅读 · 38 评论 -
Verilog实现2进制码与BCD码的互相转换
Verilog实现2进制码与BCD码的互相转换原创 2024-02-05 12:59:45 · 16657 阅读 · 46 评论 -
为什么时序逻辑电路会落后一拍？
为什么时序逻辑电路会落后一拍？原创 2024-01-26 09:16:46 · 67852 阅读 · 47 评论 -
什么是好的FPGA编码风格？（3）--尽量不要使用锁存器Latch
在FPGA设计中，最好不要使用锁存器Latch。原创 2023-11-27 07:36:41 · 10346 阅读 · 58 评论 -
什么是好的FPGA编码风格？（2）--多参考设计软件的语言模板（Language Templates）
不论是Xilinx的Vivado，还是Altera的Quartus II，都为开发者提供了一系列的语言模板，来帮助设计者高效、快速、准确地完成设计。原创 2023-10-27 20:28:29 · 5694 阅读 · 17 评论 -
什么是好的FPGA编码风格？（1）--尽量避免组合逻辑环路（Combinational Loops）
什么是组合逻辑环路？它到底有什么危害使得人人谈之色变？原创 2023-10-18 07:30:00 · 8124 阅读 · 45 评论 -
如何简单理解原码、反码和补码？
如何通俗地理解原码、反码和补码原创 2023-02-23 08:25:16 · 3762 阅读 · 33 评论 -
32个关于FPGA的学习网站
帮你整理了32个FPGA学习和资源网站，真的不来看看吗？原创 2023-02-13 07:30:00 · 50302 阅读 · 52 评论 -
Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现（implementation）的区别？
Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现（implementation）的区别？原创 2022-12-13 07:30:00 · 26195 阅读 · 58 评论 -
基于FPGA的SD NAND图片显示实现
基于FPGA的SD NAND图片显示实战。原创 2022-12-05 13:00:39 · 4922 阅读 · 29 评论 -
基于FPGA的SD卡的数据读写实现（SD NAND FLASH）
你知道什么是SD NAND吗？如何用FPGA实现SD NAND的读写？原创 2022-11-22 10:15:23 · 10105 阅读 · 54 评论 -
VIVADO的综合属性ASYNC_REG
VIVADO的综合属性ASYNC_REG 你会用吗？原创 2022-11-18 08:20:26 · 3443 阅读 · 2 评论 -
别乱用 FULL_CASE 和 PARALLEL_CASE
别乱用 FULL_CASE 和 PARALLEL_CASE原创 2022-06-24 09:30:21 · 3297 阅读 · 99 评论 -
状态机FSM的输出如何避免毛刺?
本文可能帮助您：1、了解FSM中可能会出现的毛刺问题；2、针对该问题如何进行解决。原创 2022-04-20 07:30:00 · 2767 阅读 · 3 评论 -
什么样的电脑配置跑Vivado FPGA综合最快？
什么样的电脑配置跑Vivado FPGA综合最快？转载 2022-04-12 10:13:49 · 19611 阅读 · 32 评论 -
半加器、全加器的FPGA实现
本文可能帮助您：1、了解半加器与全加器的概念；2、了解半加器与全加器的FPGA实现。原创 2022-04-12 09:46:45 · 8521 阅读 · 5 评论 -
跨时钟域（CDC）设计方法之多bit信号篇（一）
这篇文章可能帮助您：1、了解什么是跨时钟域设计（CDC）；2、如何进行多bit信号的跨时钟域传输。原创 2022-03-22 12:07:46 · 12627 阅读 · 5 评论 -
关于异步FIFO设计，这7点你必须要搞清楚
这篇文章可能帮助您：了解异步FIFO设计中的7个要点。原创 2022-03-18 16:59:14 · 14525 阅读 · 24 评论 -
跨时钟域处理解析（三）（Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog）
跨时钟域处理解析（三）（Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog）原创 2022-03-16 12:00:25 · 7912 阅读 · 0 评论 -
跨时钟域处理解析（二）（Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog）
跨时钟域处理解析（二）（Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog）原创 2022-03-15 23:11:29 · 8894 阅读 · 0 评论 -
跨时钟域（CDC）设计方法之单bit信号篇（一）
这篇文章可能帮助您：1、了解什么是跨时钟域设计（CDC）；2、如何进行单bit信号的跨时钟域传输。原创 2022-03-13 22:16:23 · 9688 阅读 · 19 评论 -
跨时钟域处理解析（一）（Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog）
跨时钟域处理解析（一）（Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog）原创 2022-02-11 18:00:00 · 10553 阅读 · 6 评论 -
FPGA中亚稳态的理解（Understanding Metastability in FPGAs）
亚稳态是一种现象----当信号在不相关或异步时钟域中的电路之间传输时，可能导致包括 FPGA 在内的数字设备发生系统故障。本文描述了 FPGA 中的亚稳态，解释了这种现象发生的原因，并讨论了它是如何导致设计失败的。原创 2022-01-25 01:35:24 · 6842 阅读 · 10 评论 -
FPGA极易入门教程----工具篇（2）Quartus II 的在线调试工具 In-System Sources and Probes（ISSP）
这篇文章可能帮助您：学会如何使用Quartus II软件中的在线调试工具 In-System Sources and Probes（ISSP）。原创 2022-01-07 14:29:18 · 9701 阅读 · 1 评论 -
FPGA的复位设计要醒目点啦
一句话，复位能不用就不要用。原创 2021-12-19 19:42:11 · 6562 阅读 · 11 评论 -
FPGA极易入门教程----LED篇（1）跑马灯（流水灯）跑起来
这篇文章可能会帮助您：1、初步了解并行设计的思想及与串行设计的区别；2、如何实现多个LED的流动显示。原创 2021-12-15 22:59:42 · 16516 阅读 · 12 评论 -
FPGA极易入门教程----工具篇（1）建立你的第一个FPGA工程（点亮LED）
本文可能会帮助您：1、学会如何在Quartus II软件中新建您的第一个FPGA工程；2、学会如何用FPGA点亮一个LED。原创 2021-12-08 18:38:45 · 7949 阅读 · 0 评论 -
FPGA极易入门教程----汇总篇（直达链接）
导航：FPGA极易入门教程----汇总篇（直达链接）。原创 2021-12-05 22:26:27 · 5182 阅读 · 22 评论 -
一个简单方便的数据拼接模块（支持任意位宽、任意整数倍）
本文可能会帮助到您：了解如何实现输入数据的整数倍拼接。原创 2021-12-04 21:39:04 · 3505 阅读 · 3 评论 -
如何简单快速地计算FIFO的最小深度？（笔面试常客）
这篇文章可能会帮助您：1、了解如何计算FIFO的最小深度；2、加深对异步FIFO本质的理解。原创 2021-12-01 22:13:54 · 5726 阅读 · 21 评论 -
FPGA极易入门教程----数码管篇（2）动态显示
通过本文您可能会：1、了解数码管动态显示的工作原理；2、学会如何编写数码管的动态显示驱动及其验证方法。原创 2021-11-30 20:10:38 · 22861 阅读 · 11 评论 -
FPGA极易入门教程----数码管篇（1）静态显示
通过本文您可能会：1、了解8段式数码管的工作原理；2、学会如何编写数码管的静态显示驱动及其验证方法。原创 2021-11-24 23:01:21 · 23821 阅读 · 65 评论 -
手把手教你打包一个自己的Vivado IP核
手把手教你打包一个自己的Vivado IP核。原创 2021-11-08 23:59:20 · 21488 阅读 · 15 评论 -
Verilog直接显示状态机名称的办法
通过本文您可能会了解：如何在仿真状态机时直接显示状态名，而非二进制数字。原创 2021-11-08 14:56:34 · 4504 阅读 · 11 评论