分享
超级会员免费看
孤独的单刀
一个专注FPGA领域的博主，每周一、周五不定期更新。
展开
-
《时序分析、时序约束和时序收敛》专栏的说明与导航
《时序分析、时序约束和时序收敛》专栏的说明与导航（建议阅读）。原创 2023-02-05 22:57:32 · 115218 阅读 · 26 评论
-
时序分析、时序约束和时序收敛（1）--时序分析、时序约束和时序收敛分别都是什么？
什么是时序分析？什么是时序约束？什么又是时序收敛？原创 2022-07-18 09:47:57 · 18887 阅读 · 69 评论 -
时序分析、时序约束和时序收敛（2）--基础概念（上）
有关时序分析、时序约束和时序收敛的基础概念（上篇）。原创 2022-08-29 07:30:00 · 5345 阅读 · 41 评论 -
时序分析、时序约束和时序收敛（3）--基础概念（下）
有关时序分析、时序约束和时序收敛的基础概念（下篇）。原创 2022-12-16 14:46:36 · 9082 阅读 · 42 评论 -
时序分析、时序约束和时序收敛（4）--主时钟约束
为什么需要约束设计中的主时钟？如何约束设计中的主时钟？原创 2022-12-24 21:28:16 · 6278 阅读 · 10 评论 -
时序分析、时序约束和时序收敛（5）--衍生时钟约束
为什么需要约束衍生时钟？如何需要约束衍生时钟？原创 2022-12-25 23:51:02 · 6328 阅读 · 47 评论 -
时序分析、时序约束和时序收敛（6）--如何读懂一个时序报告？
如何读懂一个时序报告（Vivado平台）？原创 2022-12-30 07:51:57 · 10307 阅读 · 57 评论 -
时序分析、时序约束和时序收敛（7）--非理想时钟的特性约束
什么事非理想时钟？如何约束一个非理想时钟？原创 2023-01-01 23:22:07 · 3385 阅读 · 3 评论 -
时序分析、时序约束和时序收敛（8）--关于时序路径、时钟悲观度和建立时间/保持时间的一些问题
关于时序路径、时钟悲观度和建立时间/保持时间的几个问题分享给大家？原创 2023-01-03 10:29:38 · 8663 阅读 · 74 评论 -
FPGA设计之跨时钟域（CDC）设计篇（1）----亚稳态到底是什么？
亚稳态到底是什么？原创 2024-07-10 10:15:58 · 309 阅读 · 0 评论 -
FPGA设计之跨时钟域（CDC）设计篇（2）----如何科学地设计复位信号？
如何科学地设计复位信号？原创 2024-07-10 10:36:25 · 408 阅读 · 0 评论 -
FPGA设计之跨时钟域（CDC）设计篇（3）----单bit信号的跨时钟域（CDC）处理方法（手撕代码）
单bit信号的跨时钟域（CDC）处理方法（手撕代码）原创 2024-07-19 15:05:56 · 29 阅读 · 0 评论