007 锁存器和触发器

1、锁存器

1.1、S-R（Set-Reset）latch

S	R	Q_next	Q’_next		S	R	Q_next	Q’_next
0	0	Q	Q’	保持	0	0	1	1	不允许
0	1	0	1	复位	0	1	1	0	置位
1	0	1	0	置位	1	0	0	1	复位
1	1	0	0	不允许	1	1	Q	Q’	保持

S-R latch
{signal: [
  {name: 'stage', wave: '64356', data: ['forbid', 'keep', 'reset', 'set', 'forbid']},
  {name: 'S', wave: 'hl.h.'},
  {name: 'R', wave: 'hlhlh'},
  {name: 'Q_n', wave: 'l30hl', data: ['Q_n-1']},
  {name: 'Q\'_n', wave: 'l31l.', data: ['Q\'_n-1']}
]}
S'-R' latch
{signal: [
  {name: 'stage', wave: '64356', data: ['keep', 'forbid', 'set', 'reset', 'keep']},
  {name: 'S\'', wave: 'hl.h.'},
  {name: 'R\'', wave: 'hlhlh'},
  {name: 'Q_n', wave: '3h.l3', data: ['Q_n-1', 'Q_n-1']},
  {name: 'Q\'_n', wave: '3hlh3', data: ['Q\'_n-1', 'Q\'_n-1']}
]}

1.2、transparent latch / D latch / Data latch

透明锁存器带使能，只有使能才能改变状态，也就是说输出的改变在输入端是看得见的。D latch对电平敏感。

{signal: [
  {name: 'Data', wave: 'hl..h.lh.l.'},
  {name: 'Enable', wave: 'l.h..l..h..'},
  {name: 'active', wave: 'l.3..l..3..', data: ['active', 'active']},
  {name: 'Q_n', wave: 'l...h....l.'}
]}

2、触发器

2.1、D flip flop（主从触发器）

主从触发器由两个D锁存器构成，触发沿敏感。

上图为下降沿触发的主从触发器，Enable前面的句号应该不是取反的意思，Clock为1时，Data从第一个锁存器的输入传到输出，Clock为0时，从第二个锁存器的输入传到输出，所以是下降沿触发。

{signal: [
  {name: 'clk', wave: 'P........', period: 2},
  {name: 'D', wave: '01...0..1.....0...', period: 1},
  {name: 'Q', wave: '0.1...0...1.....0.', period: 1}
]}

2.2、JK flip flop

2.3、T flip flop

https://www.circuitlab.com/（电路图绘制）
https://wavedrom.com/（波形绘制）